憑借著高性能、低功耗的特點,多核處理器在嵌入式實時系統(tǒng)中的應(yīng)用越來越廣泛。然而,由多核實時系統(tǒng)造成的一個最大問題是人們無法對此系統(tǒng)的時間屬性做出比較精確的預(yù)測。在多核系統(tǒng)中,訪存總線通常作為一個非常重要的共享資源。通過共享訪存總線,多核系統(tǒng)中的處理器核心可以對主存進(jìn)行訪問。但是多個處理核心對共享總線并行訪問時會產(chǎn)生沖突,從而導(dǎo)致訪存延遲時間難以預(yù)測。基于這一背景,本文主要研究的內(nèi)容是通過模型檢測技術(shù)來分析共享總線對多核實時系統(tǒng)WCET的影響。本文所研究的多核系統(tǒng)模型是每個處理器核心都擁有一個私有的Cache,并且這些處理器核心可以通過共享訪存總線來對主存進(jìn)行訪問。本文首先利用基于抽象解釋技術(shù)的Cache分析方法來對此系統(tǒng)中指令Cache的行為進(jìn)行分析,從而可以得到運行在每個處理器核心上的程序指令在Cache中是否命中的信息。根據(jù)這些信啟、,本文采用模型檢測器UPPAAL來對程序的執(zhí)行過程進(jìn)行時間自動機(jī)建模。這些程序時間自動機(jī)模型能夠準(zhǔn)確地模擬出程序在執(zhí)行過程中訪問總線的時間行為。在本文中,共享總線的行為也通過時間自動機(jī)進(jìn)行建模。最后,通過運行UPPAAL對由上述時間自動機(jī)模型構(gòu)成的多核... 

【文章來源】：東北大學(xué)遼寧省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：70 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 研究背景
    1.2 研究意義
    1.3 論文主要工作
    1.4 論文結(jié)構(gòu)
第2章 相關(guān)技術(shù)與相關(guān)工作
    2.1 WCET分析技術(shù)
        2.1.1 WCET分析技術(shù)的概述
        2.1.2 WCET分析技術(shù)的分類
        2.1.3 靜態(tài)WCET分析技術(shù)
    2.2 模型檢測技術(shù)
        2.2.1 模型檢測技術(shù)的概述
        2.2.2 模型檢測技術(shù)的優(yōu)缺點
        2.2.3 模型檢測技術(shù)的主要內(nèi)容
    2.3 相關(guān)工作
    2.4 本章小結(jié)
第3章 系統(tǒng)模型與分析框架
    3.1 系統(tǒng)模型
    3.2 系統(tǒng)模型假設(shè)
    3.3 分析框架
    3.4 本章小結(jié)
第4章 指令Cache與共享總線的分析
    4.1 指令Cache分析
        4.1.1 基于抽象解釋技術(shù)的Cache分析方法
        4.1.2 Persistentce分析所存在的問題
        4.1.3 指令Cache分析流程
    4.2 共享總線分析
        4.2.1 程序建模
        4.2.2 共享總線建模
    4.3 多核系統(tǒng)建模
    4.4 本章小結(jié)
第5章 WCET分析工具實現(xiàn)與實驗
    5.1 WCET分析工具的實現(xiàn)
    5.2 實驗程序的選取
    5.3 實驗
        5.3.1 基于TDMA總線的實驗
        5.3.2 基于FCFS總線的實驗
    5.4 本章小結(jié)
第6章 結(jié)論與未來工作
    6.1 結(jié)論
    6.2 未來工作
參考文獻(xiàn)
致謝
攻讀碩士期間科研情況


【參考文獻(xiàn)】：
期刊論文
[1]多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢[J]. 黃國睿,張平,魏廣博.  計算機(jī)工程與設(shè)計. 2009(10)
[2]多核處理器系統(tǒng)設(shè)計[J]. 楊東芳.  鄭州鐵路職業(yè)技術(shù)學(xué)院學(xué)報. 2009(01)
[3]面向二十一世紀(jì)的嵌入式系統(tǒng)綜述[J]. 張鑫.  科技創(chuàng)新導(dǎo)報. 2009(03)
[4]嵌入式系統(tǒng)發(fā)展綜述[J]. 張營,李鵬,陳立鋒,鞏永光.  電子技術(shù). 2008(06)



本文編號：3001216