發(fā)布時間：2021-01-24 08:33

　　PCI Express（PCIe）作為第三代高性能IO總線標準,以其高速率、低功耗、雙通道、傳輸可靠等多方面的優(yōu)勢,被廣泛應用在嵌入式領域,作為高速系統(tǒng)I/O總線,其功能和性能必然成為影響整個嵌入式系統(tǒng)成敗的關鍵,因此,在嵌入式系統(tǒng)的設計及驗證中,如何對PCIe接口進行充分、完備并且有效的驗證顯得至關重要。文章結合一種SoC芯片中的PCIe接口FPGA驗證,進行PCIe協(xié)議及功能分析,搭建了FPGA驗證平臺,策劃驗證項,完成對PCIe接口的FPGA平臺驗證,有效的提高了驗證效率,加快了芯片的開發(fā)速度。 

【文章來源】：數(shù)字通信世界. 2020,(04)

【文章頁數(shù)】：2 頁

【部分圖文】：

驗證環(huán)境

(2)對傳輸層、數(shù)據(jù)鏈路層、配置空間的測試項目,包括傳輸層70項,數(shù)據(jù)鏈路層40項,配置空間66項,電測試1項,可根據(jù)訓練器軟件中對每個測試項的執(zhí)行提示完成測試項的執(zhí)行并自動生成測試報告。4.2 功能驗證

【參考文獻】：
期刊論文
[1]網(wǎng)絡協(xié)議一致性測試研究綜述[J]. 朱雪峰,許建軍,鄒彪,張哲,孫雷.  計算機科學. 2009(12)



本文編號：2996942