在航空航天、軍事領(lǐng)域、工業(yè)控制等關(guān)鍵應(yīng)用領(lǐng)域中,需要高可靠性的保障。如何保證系統(tǒng)快速、精確、可靠、持久運(yùn)行,是需要重點(diǎn)研究解決的關(guān)鍵問題之一,這需要系統(tǒng)具備冗余和容錯(cuò)能力。本文研究了雙機(jī)冗余系統(tǒng)的容錯(cuò)技術(shù)和方法,提出了基于雙機(jī)熱備份冗余模式的雙DSP系統(tǒng)方案。本文主要內(nèi)容分為三部分,分別是冗余方案的選擇,雙DSP系統(tǒng)的硬件設(shè)計(jì)和軟件設(shè)計(jì)。首先,本文研究了容錯(cuò)處理技術(shù),對(duì)各種雙機(jī)冗余方式進(jìn)行了詳細(xì)的介紹,比較了各種方案的優(yōu)缺點(diǎn),進(jìn)而根據(jù)系統(tǒng)應(yīng)用特點(diǎn)提出了雙余度熱備份DSP系統(tǒng)設(shè)計(jì)方案,該方案的特點(diǎn)是系統(tǒng)簡(jiǎn)單高效,體積小,功耗低,響應(yīng)快,特別適合嵌入式應(yīng)用領(lǐng)域。其次,對(duì)雙DSP系統(tǒng)硬件進(jìn)行了詳細(xì)設(shè)計(jì)。先是介紹硬件結(jié)構(gòu)總體設(shè)計(jì),根據(jù)應(yīng)用特點(diǎn)選擇合適的DSP和FPGA型號(hào),然后再研究了雙機(jī)同步方式的基礎(chǔ)上確定了雙DSP系統(tǒng)同步設(shè)計(jì),并對(duì)雙機(jī)通訊、檢錯(cuò)邏輯和仲裁切換模塊進(jìn)行了詳細(xì)的設(shè)計(jì)。系統(tǒng)采用雙口RAM以及McASP實(shí)現(xiàn)雙機(jī)通訊,采用FPGA可編程邏輯器件設(shè)計(jì)檢錯(cuò)和仲裁切換電路,并進(jìn)行了相關(guān)仿真實(shí)驗(yàn),驗(yàn)證設(shè)計(jì)的正確性。最后,對(duì)系統(tǒng)軟件設(shè)計(jì)采用模塊化和層次化的設(shè)計(jì),先介紹系統(tǒng)軟件的主要功能模塊及... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：72 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第一章 引言
    1.1 研究背景及意義
    1.2 雙機(jī)系統(tǒng)冗余技術(shù)的發(fā)展與研究現(xiàn)狀
        1.2.1 雙機(jī)系統(tǒng)冗余技術(shù)的發(fā)展
        1.2.2 雙機(jī)系統(tǒng)冗余技術(shù)的研究現(xiàn)狀
    1.3 雙機(jī)系統(tǒng)仲裁策略國(guó)內(nèi)外現(xiàn)狀
    1.4 項(xiàng)目目標(biāo)及論文內(nèi)容
        1.4.1 課題研究的難點(diǎn)分析
        1.4.2 課題研究的主要內(nèi)容
第二章 雙機(jī)冗余系統(tǒng)的設(shè)計(jì)
    2.1 容錯(cuò)處理技術(shù)及其對(duì)策
        2.1.1 容錯(cuò)技術(shù)
        2.1.2 容錯(cuò)技術(shù)
        2.1.3 軟件容錯(cuò)和硬件容錯(cuò)技術(shù)
    2.2 雙機(jī)系統(tǒng)冗余方式的比較與選擇
        2.2.1 雙機(jī)并聯(lián)冗余方式
        2.2.2 雙機(jī)表決冗余方式
        2.2.3 雙機(jī)旁聯(lián)冗余方式
        2.2.4 冗余方式的比較
    2.3 基于雙機(jī)熱備份冗余的方案設(shè)計(jì)
        2.3.1 雙機(jī)雙工互備模式
        2.3.2 雙機(jī)主從熱備份模式
        2.3.3 雙機(jī)熱備模式
    2.4 本章小結(jié)
第三章 基于雙DSP系統(tǒng)的控制器硬件設(shè)計(jì)
    3.1 基于熱備冗余方案的雙DSP系統(tǒng)硬件設(shè)計(jì)分析
        3.1.1 硬件結(jié)構(gòu)總體設(shè)計(jì)
        3.1.2 DSP型號(hào)選擇
        3.1.3 FPGA型號(hào)選擇
    3.2 基于雙DSP系統(tǒng)的同步設(shè)計(jì)與仿真
        3.2.1 幾種雙機(jī)同步方式
        3.2.2 時(shí)鐘同步與任務(wù)級(jí)松散同步結(jié)合的同步實(shí)現(xiàn)
        3.2.3 雙DSP間的通訊設(shè)計(jì)
    3.3 基于雙DSP系統(tǒng)的硬件仲裁器設(shè)計(jì)
        3.3.1 檢錯(cuò)邏輯電路設(shè)計(jì)
        3.3.2 仲裁切換電路設(shè)計(jì)
    3.4 本章小結(jié)
第四章 基于雙DSP系統(tǒng)的軟件設(shè)計(jì)
    4.1 系統(tǒng)軟件設(shè)計(jì)概述
        4.1.1 系統(tǒng)軟件設(shè)計(jì)方法
        4.1.2 雙DSP系統(tǒng)軟件功能與結(jié)構(gòu)
    4.2 系統(tǒng)管理程序設(shè)計(jì)
        4.2.1 雙機(jī)通訊軟件設(shè)計(jì)
        4.2.2 雙機(jī)同步實(shí)現(xiàn)
    4.3 容錯(cuò)管理設(shè)計(jì)
        4.3.1 比較仲裁
        4.3.2 故障自檢
        4.3.3 系統(tǒng)控制重構(gòu)
    4.4 軟件容錯(cuò)
        4.4.1 軟件容錯(cuò)技術(shù)
        4.4.2 雙DSP系統(tǒng)軟件容錯(cuò)設(shè)計(jì)
    4.5 失效模擬仿真
        4.5.1 硬件失效模擬
        4.5.2 軟件失效模擬
    4.6 本章小結(jié)
第五章 總結(jié)和展望
    5.1 總結(jié)
    5.2 展望
致謝
參考文獻(xiàn)



本文編號(hào)：2957621