基于高性能通用處理器的軟基站及其資源調(diào)度研究
發(fā)布時(shí)間:2021-01-03 05:29
基于高性能通用處理器的軟基站,能夠充分發(fā)揮通用處理器的靈活性和擴(kuò)展性,實(shí)現(xiàn)對(duì)多個(gè)無線通信協(xié)議的兼容,被認(rèn)為是第五代(5G)移動(dòng)通信的關(guān)鍵技術(shù)之一。針對(duì)基于通用處理器的軟基站所帶來的挑戰(zhàn),本文以交叉學(xué)科的思想,結(jié)合計(jì)算機(jī)科學(xué)與無線通信技術(shù),對(duì)軟基站的實(shí)時(shí)性(算法優(yōu)化)、穩(wěn)定性(時(shí)鐘定時(shí))、有效性(資源調(diào)度)三個(gè)方面展開了研究,并基于上述研究成果設(shè)計(jì)了3GPP LTE軟基站原型樣機(jī),對(duì)其性能進(jìn)行了測(cè)試與分析。主要工作如下所述:1.針對(duì)軟基站基帶算法執(zhí)行效率低的問題,分析了典型基帶處理模塊(如循環(huán)冗余校驗(yàn)、離散傅立葉變換)的數(shù)據(jù)流特點(diǎn),結(jié)合通用處理器的數(shù)據(jù)結(jié)構(gòu)存儲(chǔ)方式,實(shí)現(xiàn)了基帶數(shù)字信號(hào)流的去耦處理,并提出了面向LTE/LTE-A的基帶算法并行優(yōu)化架構(gòu)。同時(shí),將算法優(yōu)化建模為多目標(biāo)優(yōu)化問題,在保證處理性能的條件下,降低算法占用的空間復(fù)雜度,減少對(duì)通用處理器高速緩存容量的限制。理論分析與系統(tǒng)驗(yàn)證結(jié)果表明,所提優(yōu)化方法能夠?qū)崿F(xiàn)10~630倍不等的增益。2.針對(duì)正交頻分多址(Orthogonal Frequency Division Multiplexing, OFDM)系統(tǒng)中,基于訓(xùn)練序列的時(shí)鐘...
【文章來源】:北京郵電大學(xué)北京市 211工程院校 教育部直屬院校
【文章頁數(shù)】:112 頁
【學(xué)位級(jí)別】:博士
【部分圖文】:
CRC24A的編碼流程圖
圖2-7 CRC24A編碼速率優(yōu)化前后對(duì)比.1.2單載波頻分復(fù)用優(yōu)化OFDM技術(shù)被廣泛的應(yīng)用在高速無線通信系統(tǒng)中[22-24],而OFDM技術(shù)的變之一 單載波頻分復(fù)用技術(shù)(Single-carrier Frequency-Division Multiplecess,SC-FDMA)一般用來降低系統(tǒng)的峰均功率比(Peak-to-Average Powetio, PAPR)。本質(zhì)上它是在OFDM之前增加了 IFFT的預(yù)編碼。在實(shí)際系統(tǒng),SC-FDMA是通過離散傅立葉變換(Discrete Fourier Transform,DFT)算法實(shí)現(xiàn)的。而其DFT點(diǎn)數(shù)一般不是2的指數(shù)次冪,故無法用基2蝶形運(yùn)算的快傅里葉變換(Fast Fourier Transform, FFT)算法來進(jìn)行實(shí)現(xiàn)。假設(shè)預(yù)編碼的運(yùn)算過程:1 N-1 _ -2mkz(k) = -^J^d(i)e k 二 Q,…,N-\ (2-9yN /=0
北京郵電大學(xué)博士學(xué)位論文吞吐量RC24A 性能評(píng)估C24A通用處理器實(shí)現(xiàn)描述24A的生成多項(xiàng)式為:£)24+£)23+£)I8+D17+D14+D1 1+⑶ 0+乃 7+2/+£)5+乃 4+£)3+D+1 ]將輸入8bit變量,與寄存器變量的尾8bit進(jìn)行異或?qū)惢蚪Y(jié)果,作為結(jié)果,進(jìn)行Hash查表,得到對(duì)應(yīng)24bit的抽頭值將上一時(shí)刻寄存器變量的結(jié)果,右移8bit,并與24bit抽頭值,對(duì)位或,得到校驗(yàn)結(jié)果。C24A吞吐量
【參考文獻(xiàn)】:
期刊論文
[1]基于DSP+FPGA的圖形顯示控制系統(tǒng)[J]. 范俊鋒,鄧軻,簡(jiǎn)秦勤. 電子科技. 2013(03)
[2]Resource pooling for frameless network architecture with adaptive resource allocation[J]. XU XiaoDong,WANG Da,TAO XiaoFeng,SVENSSON Tommy. Science China(Information Sciences). 2013(02)
[3]中國信息化發(fā)展進(jìn)程及其時(shí)空格局分析[J]. 宋周鶯,劉衛(wèi)東. 地理科學(xué). 2013(03)
本文編號(hào):2954408
【文章來源】:北京郵電大學(xué)北京市 211工程院校 教育部直屬院校
【文章頁數(shù)】:112 頁
【學(xué)位級(jí)別】:博士
【部分圖文】:
CRC24A的編碼流程圖
圖2-7 CRC24A編碼速率優(yōu)化前后對(duì)比.1.2單載波頻分復(fù)用優(yōu)化OFDM技術(shù)被廣泛的應(yīng)用在高速無線通信系統(tǒng)中[22-24],而OFDM技術(shù)的變之一 單載波頻分復(fù)用技術(shù)(Single-carrier Frequency-Division Multiplecess,SC-FDMA)一般用來降低系統(tǒng)的峰均功率比(Peak-to-Average Powetio, PAPR)。本質(zhì)上它是在OFDM之前增加了 IFFT的預(yù)編碼。在實(shí)際系統(tǒng),SC-FDMA是通過離散傅立葉變換(Discrete Fourier Transform,DFT)算法實(shí)現(xiàn)的。而其DFT點(diǎn)數(shù)一般不是2的指數(shù)次冪,故無法用基2蝶形運(yùn)算的快傅里葉變換(Fast Fourier Transform, FFT)算法來進(jìn)行實(shí)現(xiàn)。假設(shè)預(yù)編碼的運(yùn)算過程:1 N-1 _ -2mkz(k) = -^J^d(i)e k 二 Q,…,N-\ (2-9yN /=0
北京郵電大學(xué)博士學(xué)位論文吞吐量RC24A 性能評(píng)估C24A通用處理器實(shí)現(xiàn)描述24A的生成多項(xiàng)式為:£)24+£)23+£)I8+D17+D14+D1 1+⑶ 0+乃 7+2/+£)5+乃 4+£)3+D+1 ]將輸入8bit變量,與寄存器變量的尾8bit進(jìn)行異或?qū)惢蚪Y(jié)果,作為結(jié)果,進(jìn)行Hash查表,得到對(duì)應(yīng)24bit的抽頭值將上一時(shí)刻寄存器變量的結(jié)果,右移8bit,并與24bit抽頭值,對(duì)位或,得到校驗(yàn)結(jié)果。C24A吞吐量
【參考文獻(xiàn)】:
期刊論文
[1]基于DSP+FPGA的圖形顯示控制系統(tǒng)[J]. 范俊鋒,鄧軻,簡(jiǎn)秦勤. 電子科技. 2013(03)
[2]Resource pooling for frameless network architecture with adaptive resource allocation[J]. XU XiaoDong,WANG Da,TAO XiaoFeng,SVENSSON Tommy. Science China(Information Sciences). 2013(02)
[3]中國信息化發(fā)展進(jìn)程及其時(shí)空格局分析[J]. 宋周鶯,劉衛(wèi)東. 地理科學(xué). 2013(03)
本文編號(hào):2954408
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2954408.html
最近更新
教材專著