天堂国产午夜亚洲专区-少妇人妻综合久久蜜臀-国产成人户外露出视频在线-国产91传媒一区二区三区

當前位置:主頁 > 科技論文 > 計算機論文 >

面向流應(yīng)用的運算群的結(jié)構(gòu)與實現(xiàn)

發(fā)布時間:2020-12-30 21:10
  本文研究基于流應(yīng)用的運算群的組織和實現(xiàn),以滿足媒體應(yīng)用對數(shù)據(jù)處理能力的需求。運算群規(guī)模大、邏輯結(jié)構(gòu)復雜,其對流處理器性能提高和功耗降低至關(guān)重要。本文選取流體系結(jié)構(gòu)作為目標,設(shè)計了以SIMD方式執(zhí)行相同指令的運算群。在編譯時,核心級指令被調(diào)度并且生成VLIW指令,微控將其廣播到4個運算群進行運算。數(shù)據(jù)流通過SRF加載,每個運算群處理流的一個記錄。需要與其它運算群通信時通過COMM連接專門的群通信總線。X流處理器運算群的設(shè)計主要包括功能組織、邏輯設(shè)計及模擬驗證。本文詳細論述了運算群各功能單元的具體設(shè)計。首先闡述了運算群的幾種基于流結(jié)構(gòu)的實現(xiàn)方式。運算群可以通過有效的通訊調(diào)度,提高資源利用率。運算群中JB/VAL、SP、COMM單元作為其條件執(zhí)行機制,共同協(xié)作處理條件流。浮點運算單元則是各種處理器中決定性能的重要單元。X流處理器的運算群結(jié)構(gòu)采用RTL級Verilog語言描述,并在ModelSim SE 5.7d和nc_verilog上對其完成了模塊級、流水線級和系統(tǒng)級的測試,保證了設(shè)計的正確性和指令的齊備性。初步設(shè)計完成以后,針對現(xiàn)有流體系結(jié)構(gòu)的特點和不足,提出了一些改進方案。運算群(clu... 

【文章來源】:國防科技大學湖南省 211工程院校 985工程院校

【文章頁數(shù)】:84 頁

【學位級別】:碩士

【部分圖文】:

面向流應(yīng)用的運算群的結(jié)構(gòu)與實現(xiàn)


深度提取的流處理過程

程序模型


國防科學技術(shù)大學研究生院學位論文的結(jié)構(gòu)。從編譯的角度來看,該方式對控制流的限制局域性和并行性更強,適合高吞吐率的密集計算,同。核心級程序大多都是循環(huán)操作:對輸入流的每個元設(shè)定的循環(huán)次數(shù)或循環(huán)條件來控制循環(huán)。Kernel 中不器在 SIMD 模型上增加了條件流機制,解決這一問題[11譯,分別對應(yīng)流調(diào)度和核心調(diào)度。流調(diào)度負責轉(zhuǎn)換 s配 SRF 空間、處理長流、解決操作間的相關(guān)性、以及一個 VLIW 編譯器,負責處理運算群內(nèi)功能單元的分,優(yōu)化核心執(zhí)行,最終生成優(yōu)化的微代碼[10]。該微代,存在 SRF 中。直到需要時才被加載到微控的微代碼

石花


統(tǒng):用于從片外存儲器加載或存儲流,由 MAR 寄存器文件和兩個存儲控制器組成(每個 MAR 包含存儲器的開始地址和DRAM 和 SRF 之間的流傳輸。帶四個獨立的 32 位寬的 SDR流內(nèi)存訪問。Imagine 的尋址模式支持順序的、固定塊、索引是以流記錄為單位。文件(Stream Register File-SRF): SRF 是 128kB 的單端口存儲執(zhí)行核心級程序需要的輸入流和核心級程序運算結(jié)束后以根據(jù)應(yīng)用需求擴展。所有對SRF的訪問需通過22個64字流塊所需帶寬的不同,分配給各模塊(運算群、網(wǎng)絡(luò)接口、片外存器)不同數(shù)目的流緩沖,從而巧妙地將單物理端口的 SRF 時間輯端口,與構(gòu)造提供同樣帶寬的大型多端口 SRAM 的結(jié)構(gòu)相比遲上都更有效。流緩沖還可以通過數(shù)據(jù)預取有效的隱藏數(shù)據(jù)訪RF 陣列為 32 字寬,每兩個時鐘周期允許填充或排空一個流以低速帶寬度讀取數(shù)據(jù)時,流緩沖可利用流的順序訪問模式從

【參考文獻】:
期刊論文
[1]流體系結(jié)構(gòu)抽象模型研究[J]. 文梅,李海燕,伍楠,張春元,李禮.  計算機工程與科學. 2006(07)
[2]IEEE754標準浮點測試向量的生成[J]. 何立強.  計算機工程. 2004(19)
[3]基于模擬的驗證技術(shù)在CPU設(shè)計中的應(yīng)用[J]. 呂濤,李華偉,李曉維,樊建平.  同濟大學學報(自然科學版). 2002(10)
[4]片上系統(tǒng)芯片設(shè)計與靜態(tài)時序分析[J]. 來金梅.  半導體技術(shù). 1999(06)
[5]專用集成電路的設(shè)計驗證方法及一種實際的通用微處理器設(shè)計的多級驗證體系[J]. 楊文華,羅曉沛.  計算機研究與發(fā)展. 1999(06)

碩士論文
[1]流處理器MASA內(nèi)核的研究及實現(xiàn)[D]. 伍楠.國防科學技術(shù)大學 2005



本文編號:2948306

資料下載
論文發(fā)表

本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2948306.html


Copyright(c)文論論文網(wǎng)All Rights Reserved | 網(wǎng)站地圖 |

版權(quán)申明:資料由用戶d2f66***提供,本站僅收錄摘要或目錄,作者需要刪除請E-mail郵箱bigeng88@qq.com