隨著全球能源的消耗日益增加以及對(duì)電力效率的關(guān)注與日俱增,工程師在電力電子應(yīng)用系統(tǒng)設(shè)計(jì)時(shí),必須通過進(jìn)行嚴(yán)格的測(cè)試測(cè)量,得到精確的數(shù)據(jù)來(lái)幫助自己達(dá)到設(shè)計(jì)的目標(biāo)。對(duì)于諸如電源控制器件、電池管理系統(tǒng)、逆變器等等這類需要高功率能效的應(yīng)用,往往還必須要對(duì)瞬態(tài)的異常信號(hào)進(jìn)行捕獲分析。大容量存儲(chǔ)示波功率分析儀作為一款結(jié)合傳統(tǒng)功率計(jì)、傳統(tǒng)示波器以及記錄儀的多通道高精度測(cè)量?jī)x器,能夠很好的滿足工程師們對(duì)于此類測(cè)試測(cè)量的需求。大容量存儲(chǔ)一方面意味著可以存儲(chǔ)更多的數(shù)據(jù),另一方面意味著可以同時(shí)對(duì)更多通道的數(shù)據(jù)進(jìn)行存儲(chǔ)。本文基于某示波功率分析儀項(xiàng)目對(duì)示波功率分析儀的存儲(chǔ)與傳輸結(jié)構(gòu)進(jìn)行相關(guān)研究。本文針對(duì)多個(gè)通道、不同采樣率模塊的存儲(chǔ)需求提出一種大容量存儲(chǔ)框架。框架采用層次化和模塊化的設(shè)計(jì)思想,AXI4總線作為各個(gè)模塊之間的互聯(lián)協(xié)議,簡(jiǎn)化了對(duì)數(shù)據(jù)的存儲(chǔ)與傳輸操作。通過使用XDMA框架將主機(jī)端的PCIe協(xié)議和FPGA端的AXI協(xié)議進(jìn)行橋接,上位機(jī)可以通過PIO模式和DMA模式分別進(jìn)行寄存器配置和大批量數(shù)據(jù)的搬移。FPGA板卡中各個(gè)邏輯模塊之間采用AXI4總線進(jìn)行互聯(lián)。既滿足了不同系統(tǒng)間的數(shù)據(jù)傳輸速率匹配的要求,同時(shí)又能... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：80 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

寄存器組模塊的AXI4-Slave握手信號(hào)

第三章大容量存儲(chǔ)方案的硬件邏輯設(shè)計(jì)27在一般存儲(chǔ)模式下，控制狀態(tài)機(jī)分為START、Normal_store和Done三個(gè)狀態(tài)。默認(rèn)狀態(tài)下控制狀態(tài)機(jī)在START狀態(tài)，在START狀態(tài)下計(jì)數(shù)器的計(jì)數(shù)值為0，即起始偏移地址為0。當(dāng)發(fā)送開始存儲(chǔ)指令的時(shí)候，控制狀態(tài)機(jī)開始從START狀態(tài)跳轉(zhuǎn)進(jìn)入Normal_strore狀態(tài)，在Normal_store狀態(tài)里計(jì)數(shù)器對(duì)輸入的數(shù)據(jù)進(jìn)行計(jì)數(shù)，與此同時(shí)每4個(gè)有效的數(shù)據(jù)會(huì)產(chǎn)生一個(gè)相應(yīng)的地址。當(dāng)計(jì)數(shù)的數(shù)據(jù)值達(dá)到設(shè)定的存儲(chǔ)容量的時(shí)候，wr_stop_r標(biāo)識(shí)信號(hào)拉高，然后狀態(tài)機(jī)進(jìn)入Done標(biāo)識(shí)狀態(tài)。在Done狀態(tài)下將計(jì)數(shù)器清零，完成一般存儲(chǔ)模式的存儲(chǔ)過程，并將完成標(biāo)志更新到標(biāo)志寄存器中，然后返回到START狀態(tài)。本論文實(shí)現(xiàn)的一般存儲(chǔ)模式最大存儲(chǔ)深度可以達(dá)到1Gb。片外存儲(chǔ)容量單顆DDR3顆粒為1Gb，劃分為4個(gè)通道，因而限制為最大存儲(chǔ)深度為256Mb，即可以最高存儲(chǔ)16Mpts。在vivado中進(jìn)行仿真，設(shè)置存儲(chǔ)深度為1/4KB，即存儲(chǔ)256B的數(shù)據(jù)。然后讀取存入的數(shù)據(jù)觀察仿真后的結(jié)果。圖3-8一般存儲(chǔ)模式配置圖3-9讀取起始地址圖3-10讀取的最后一個(gè)數(shù)據(jù)由圖3-9可知讀取的第一個(gè)數(shù)據(jù)是0x0000_0000存入512B數(shù)據(jù)，則最后一個(gè)

第三章大容量存儲(chǔ)方案的硬件邏輯設(shè)計(jì)27在一般存儲(chǔ)模式下，控制狀態(tài)機(jī)分為START、Normal_store和Done三個(gè)狀態(tài)。默認(rèn)狀態(tài)下控制狀態(tài)機(jī)在START狀態(tài)，在START狀態(tài)下計(jì)數(shù)器的計(jì)數(shù)值為0，即起始偏移地址為0。當(dāng)發(fā)送開始存儲(chǔ)指令的時(shí)候，控制狀態(tài)機(jī)開始從START狀態(tài)跳轉(zhuǎn)進(jìn)入Normal_strore狀態(tài)，在Normal_store狀態(tài)里計(jì)數(shù)器對(duì)輸入的數(shù)據(jù)進(jìn)行計(jì)數(shù)，與此同時(shí)每4個(gè)有效的數(shù)據(jù)會(huì)產(chǎn)生一個(gè)相應(yīng)的地址。當(dāng)計(jì)數(shù)的數(shù)據(jù)值達(dá)到設(shè)定的存儲(chǔ)容量的時(shí)候，wr_stop_r標(biāo)識(shí)信號(hào)拉高，然后狀態(tài)機(jī)進(jìn)入Done標(biāo)識(shí)狀態(tài)。在Done狀態(tài)下將計(jì)數(shù)器清零，完成一般存儲(chǔ)模式的存儲(chǔ)過程，并將完成標(biāo)志更新到標(biāo)志寄存器中，然后返回到START狀態(tài)。本論文實(shí)現(xiàn)的一般存儲(chǔ)模式最大存儲(chǔ)深度可以達(dá)到1Gb。片外存儲(chǔ)容量單顆DDR3顆粒為1Gb，劃分為4個(gè)通道，因而限制為最大存儲(chǔ)深度為256Mb，即可以最高存儲(chǔ)16Mpts。在vivado中進(jìn)行仿真，設(shè)置存儲(chǔ)深度為1/4KB，即存儲(chǔ)256B的數(shù)據(jù)。然后讀取存入的數(shù)據(jù)觀察仿真后的結(jié)果。圖3-8一般存儲(chǔ)模式配置圖3-9讀取起始地址圖3-10讀取的最后一個(gè)數(shù)據(jù)由圖3-9可知讀取的第一個(gè)數(shù)據(jù)是0x0000_0000存入512B數(shù)據(jù)，則最后一個(gè)

【參考文獻(xiàn)】：
期刊論文
[1]基于AXI4的衛(wèi)星接收機(jī)DDR3多端口存儲(chǔ)的設(shè)計(jì)[J]. 張宇嘉,楊曉非,姚行中.  電子器件. 2016(03)
[2]基于協(xié)議控制器的DDR3訪存控制器的設(shè)計(jì)及優(yōu)化[J]. 陳勝剛,付興飛,曾思.  微電子學(xué)與計(jì)算機(jī). 2016(06)
[3]基于FPGA的PCIExpress總線的DMA數(shù)據(jù)傳輸設(shè)計(jì)[J]. 姚明超.  電子技術(shù)與軟件工程. 2016(04)
[4]是德科技推業(yè)界首款觸摸屏功率分析儀[J]. 單祥茹.  中國(guó)電子商情(基礎(chǔ)電子). 2015(04)
[5]基于FPGA的DDR3存儲(chǔ)控制的設(shè)計(jì)與驗(yàn)證[J]. 殷曄,李麗斯,常路,尉曉惠.  計(jì)算機(jī)測(cè)量與控制. 2015(03)
[6]基于PCIE的SG DMA高速數(shù)據(jù)傳輸系統(tǒng)[J]. 孫曉曄.  計(jì)算機(jī)技術(shù)與發(fā)展. 2013(09)
[7]示波器觸發(fā)原理和應(yīng)用[J]. 秦塬淋.  計(jì)量與測(cè)試技術(shù). 2012(02)
[8]關(guān)于下一代加固計(jì)算機(jī)總線選擇的分析[J]. 王龍.  數(shù)字技術(shù)與應(yīng)用. 2011(08)
[9]高速、大容量視頻數(shù)據(jù)存儲(chǔ)、傳輸系統(tǒng)設(shè)計(jì)[J]. 吳萌,劉波.  電子器件. 2009(03)
[10]數(shù)字存儲(chǔ)示波器中觸發(fā)電路的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J]. 李世文,潘中良.  中國(guó)儀器儀表. 2009(03)

碩士論文
[1]高速功率分析儀的數(shù)據(jù)采集與處理[D]. 陳樹軒.電子科技大學(xué) 2019
[2]高速高精度采樣數(shù)據(jù)大容量存儲(chǔ)與處理技術(shù)[D]. 吳世譜.電子科技大學(xué) 2019
[3]高清晰數(shù)字示波器的采集與存儲(chǔ)模塊硬件設(shè)計(jì)[D]. 李康平.電子科技大學(xué) 2018
[4]示波記錄儀深存儲(chǔ)和雙捕獲模塊的設(shè)計(jì)與實(shí)現(xiàn)[D]. 李力.電子科技大學(xué) 2018
[5]示波功率儀底層軟件的設(shè)計(jì)與實(shí)現(xiàn)[D]. 鄭興.電子科技大學(xué) 2018
[6]基于FPGA的示波記錄儀的高速數(shù)據(jù)處理[D]. 雷洪.電子科技大學(xué) 2017
[7]基于FPGA的存儲(chǔ)控制器及相關(guān)系統(tǒng)設(shè)計(jì)技術(shù)研究[D]. 董星.浙江大學(xué) 2017
[8]基于DDR2 SDRAM的任意波形發(fā)生模塊設(shè)計(jì)[D]. 張銳敏.電子科技大學(xué) 2013
[9]基于DDR2 SDRAM的DSO大容量存儲(chǔ)技術(shù)的研究[D]. 鄭敏.電子科技大學(xué) 2011
[10]四通道數(shù)字示波器數(shù)據(jù)采集與存儲(chǔ)設(shè)計(jì)[D]. 滕志超.電子科技大學(xué) 2009



本文編號(hào)：2939930