嵌入式系統(tǒng)上的應(yīng)用程序通常具有實時性要求。同時,能耗也成為了限制嵌入式系統(tǒng)發(fā)展的關(guān)鍵因素之一。與計算處理相比,嵌入式系統(tǒng)中的存儲訪問消耗了更多的時間和功耗。因此,嵌入式系統(tǒng)急需高性能、低功耗的存儲系統(tǒng)及其相關(guān)優(yōu)化技術(shù)。近年來,一些新型的非易失性存儲器得到了學(xué)術(shù)界和產(chǎn)業(yè)界的廣泛關(guān)注,成為了解決存儲系統(tǒng)性能和功耗問題的最為引人矚目的新一代存儲器件。新型的非易失性存儲器其具有諸多優(yōu)點,如低靜態(tài)能耗、高集成密度、抗震性好、讀取速度快,最重要的是能夠在斷電情況下保存信息。但是非易失性存儲器也有其弊端,如讀寫速度不平衡、寫能耗高、有限的擦寫次數(shù)等問題。本文主要研究嵌入式系統(tǒng)中非易失性存儲器系統(tǒng)的任務(wù)調(diào)度和數(shù)據(jù)分配,主要進行如下三個方面的研究工作。1)本文對疇壁存儲器系統(tǒng)進行任務(wù)調(diào)度和數(shù)據(jù)分配研究。首先,本文提出基于疇壁存儲器的便簽式存儲器的體系結(jié)構(gòu)模型。疇壁存儲器具有兩種不同類型的單元:微單元和宏單元。微單元疇壁存儲器的訪問速度快,但其集成密度低。而宏單元疇壁存儲器具有非常高的集成密度,但是訪問速度不固定。針對由兩類疇壁存儲器單元構(gòu)成的便簽式存儲器,本文提出減少最長移動(LMR)算法,以找到擁有高... 

【文章來源】：重慶大學(xué)重慶市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：107 頁

【學(xué)位級別】：博士

【部分圖文】：

圖1.1片上SRAM緩存的泄漏功耗和占用芯片面積趨勢（a）泄漏功耗的百分比（b）Cache占用芯片面積的百分比

MTJree domainFixed domicro-cell DWM 器件結(jié)構(gòu) Schematic of a micro-cell2.1 所示，micro-cell e Domain）、三個晶體別存有方向相反的磁 micro-cell DWM 只能中的磁極與 MTJ 中的讀操作通過 MTJ 實現(xiàn)如果需要寫“0”，就”，則將左邊固定磁疇 MTJ 進行的寫操作相

SLG G G GS S S S圖2.4 Macro-cell DWM 的布局設(shè)計示意圖Fig 2.4 The layout of macro-cell DWM in SPM出的macro-cell DWM布局設(shè)計方案。圖圖，其中長方形代表每個 macro-cell D問端口。這些磁帶并排放置于上層，由置于底層。每個 macro-cell DWM 擁有的 macro-cell DWM 共享源線（SL）�，F(xiàn)較高的集成密度。數(shù)據(jù)訪問情況，本章采用訪問指令圖數(shù)據(jù)訪問進行進行建模。訪問指令圖的令圖（AIG）是一個有向圖 G=<V, E,


本文編號：2935757