2K高速低功耗EEPROM研究與設計
發(fā)布時間:2017-04-08 10:21
本文關鍵詞:2K高速低功耗EEPROM研究與設計,由筆耕文化傳播整理發(fā)布。
【摘要】:隨著信息產(chǎn)業(yè)的發(fā)展,半導體存儲器在人們工作、學習和生活中起到舉足輕重的作用,甚至影響到整個社會產(chǎn)業(yè)的發(fā)展變革。EEPROM(Electrically Erasable Programmable Read Only Memory)作為半導體存儲器中小容量、低功耗的典型代表,在產(chǎn)業(yè)發(fā)展中得到了廣泛的應用。本論文采用SMIC 0.18um 2P4M CMOS工藝設計一款2Kb串口EEPROM。該存儲器具有高速、低功耗、寬電壓范圍等優(yōu)點。為了實現(xiàn)存儲器數(shù)據(jù)的快速讀取,設計過程中列舉多種靈敏放大器設計方案,擇優(yōu)使用;為降低芯片功耗,電路里未采用LDO或DC-DC電路進行電壓轉換而是直接采用電源供電,并在整個架構設計、關鍵模塊電路的電流控制上采取一定的措施;建立3V~5.5V電壓范圍的標準單元庫,以實現(xiàn)所有模塊電路都可在3V~5.5V電壓下正常工作。論文對EEPROM內(nèi)部的模擬模塊(包括:存儲單元、基準源、高壓產(chǎn)生電路、靈敏放大器)進行了深入研究。在傳統(tǒng)電路結構基礎上進行合理改進并進行單獨功能模塊的仿真驗證,在各部分達到設計要求后進行EEPROM整體功能仿真,包括EEPROM編程、擦除、讀出功能。電路整體版圖繪制完成后,提取電路寄生參數(shù)并進行后仿真,得到的后仿結果更接近實際應用中電路的參數(shù)。本設計在25℃,電源電壓3V的情況下,基準輸出電壓為1.26V,高壓產(chǎn)生電路輸出15.6V。靜態(tài)電流在5.5V 125℃情況下,最大值為28u A,滿足設計要求。在流片完成后還將對設計產(chǎn)品進行實際功能測試。
【關鍵詞】:EEPROM 低功耗 帶隙基準 電荷泵 靈敏放大器
【學位授予單位】:遼寧大學
【學位級別】:碩士
【學位授予年份】:2015
【分類號】:TP333
【目錄】:
- 摘要4-5
- ABSTRACT5-11
- 引言11-13
- 0.1 半導體存儲器的發(fā)展與分類11-12
- 0.2 電可擦除可編程只讀存儲器存儲單元12
- 0.3 論文主要工作內(nèi)容及結構安排12-13
- 第1章 電可擦除可編程存儲器結構設計與存儲單元13-24
- 1.1 EEPROM結構設計13-16
- 1.2 EEPROM存儲單元結構16-18
- 1.3 EEPROM存儲單元工作原理18-22
- 1.3.1 電荷輸運機制18-20
- 1.3.2 EEPROM存儲單元的工作狀態(tài) 擦除、寫入、讀出20-22
- 1.4 EEPROM的耐久性 可靠性22-24
- 第2章 EEPROM關鍵模塊的設計與仿真24-52
- 2.1 帶隙基準電壓源24-37
- 2.1.1 正負溫度系數(shù)24-28
- 2.1.2 帶隙基準的內(nèi)部設計與仿真28-37
- 2.2 高壓產(chǎn)生電路37-48
- 2.2.1 電荷泵原理37-41
- 2.2.2 高壓產(chǎn)生電路總體設計41-48
- 2.3 靈敏放大器(Sense Amplifier)48-52
- 第3章 EEPROM整體電路功能仿真52-60
- 3.1 EEPROM芯片功能描述與仿真52-59
- 3.2 寬電源電壓范圍、低功耗設計59-60
- 第4章 版圖設計及后仿真60-66
- 4.1 EEPROM整體版圖設計60-62
- 4.2 版圖驗證及后仿真62-66
- 第5章 結論與展望66-68
- 5.1 結論66-67
- 5.2 進一步工作的方向67-68
- 致謝68-69
- 參考文獻69-71
- 攻讀學位期間發(fā)表的學術論文及參加科研情況71-72
【參考文獻】
中國期刊全文數(shù)據(jù)庫 前2條
1 余輝龍;何昕;魏仲慧;王東鶴;;應用NAND型閃存的高速大容量圖像存儲器[J];光學精密工程;2009年10期
2 郭婷婷;劉明;管偉華;胡媛;李志剛;龍世兵;陳軍寧;;納米晶浮柵存儲器的模擬、制備和電學特性[J];微納電子技術;2009年02期
本文關鍵詞:2K高速低功耗EEPROM研究與設計,由筆耕文化傳播整理發(fā)布。
,本文編號:292675
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/292675.html
最近更新
教材專著