特殊保密通信領(lǐng)域采用頻繁更換密碼算法以提升安全性的技術(shù)途徑,對(duì)密碼處理器提出了動(dòng)態(tài)重構(gòu)的需求,粗粒度可重構(gòu)處理器相比與專用集成電路和定制指令集處理器,具有性能和靈活性方面的潛在優(yōu)勢(shì),已成為學(xué)術(shù)界和產(chǎn)業(yè)界的關(guān)注重點(diǎn)之一。本文針對(duì)可重構(gòu)密碼處理器的面積效率（單位面積的性能）和能量效率（單位能量的性能）兩個(gè)關(guān)鍵指標(biāo),重點(diǎn)研究其計(jì)算陣列的架構(gòu)、電路及配置調(diào)度策略。首先,本文分析了分組密碼算法、雜湊密碼算法和序列密碼算法等密碼算法的工作機(jī)制,從密鑰長(zhǎng)度、計(jì)算位寬和運(yùn)算類型三個(gè)方面總結(jié)了算法的計(jì)算特征,并從算法迭代運(yùn)算間的數(shù)據(jù)依賴關(guān)系、執(zhí)行流水特性方面分析了算法的控制流特征,為可重構(gòu)密碼處理器計(jì)算陣列和配置控制器的設(shè)計(jì)提供了理論指導(dǎo)。其次,針對(duì)計(jì)算陣列中通用S盒（S-box,Substitution Box）資源消耗過大導(dǎo)致面積效率低下的問題,本文提出了基于多端口靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）的查找表型通用S盒結(jié)構(gòu)和電路。包括:1)研究并提出了多端口SRAM查找表結(jié)構(gòu),通過配置重構(gòu)成具有特定特征參數(shù)的查找表,滿足多種密碼算法S盒輸入輸出位寬、查找表數(shù)量和訪問并發(fā)度的不同需求;2)定制并實(shí)現(xiàn)了多端口SR... 

【文章來(lái)源】：東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：108 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

DRP的tile的內(nèi)部結(jié)構(gòu)圖

于無(wú)線通信等領(lǐng)域。如圖 1- 4 所示，ADRES 主要分為兩個(gè)部分，t）組成的計(jì)算陣列，另一部分是由 VLIW（Very-large Instruction W控制模塊，用于處理計(jì)算任務(wù)中的分支和跳轉(zhuǎn)操作，同時(shí)用于配置度。其中，ADRES 中 FU 的功能、規(guī)模等參數(shù)可以通過修改架構(gòu)的，以使得架構(gòu)可以更好地支持不同領(lǐng)域的應(yīng)用。

構(gòu)密碼處理器[20]。通過對(duì) 40 余種分組密碼算法進(jìn)行分析，依據(jù)這間探索，因此該架構(gòu)不但可以支持多種分組密碼算法，而且算法的圖 1-5 所示，RCE（ReconfigurableCryptographicElement）是 COB操作如圖 1- 6 所示，各個(gè)符號(hào)代表的運(yùn)算如下所示：A，按位進(jìn)模 28、216和 232的加減法；C，查找表操作，支持 8bit-8bit 和 4bit-乘法；E，移位與循環(huán)移位操作；F，GF（28）域上的乘 2 操作；×4 的 RCE 陣列構(gòu)成了 COBRA 的計(jì)算陣列，陣列的第 1、2 行和FFLER 模塊用于處理密碼算法中按照字節(jié)進(jìn)行置換的操作（例如CE 可以構(gòu)成一個(gè) 128 比特的數(shù)據(jù)通路，以便快速處理分組密碼據(jù)分組密碼算法輪函數(shù)迭代執(zhí)行的特征，第 4 行的 RCE 通過“WH作，計(jì)算結(jié)果可以返回到第 1 行并繼續(xù)計(jì)算�？紤]到乘法的使用，只有第 2 列和第 4 列的 RCE 中實(shí)現(xiàn)了乘法操作。陣列的左右兩ed RAM）用于存儲(chǔ)計(jì)算中的臨時(shí)數(shù)據(jù)，左側(cè)的 8 個(gè) eRAM 僅第 1第 3 和第 4 列的 RCE 可以訪問，該設(shè)計(jì)可以提升 Feistel 結(jié)構(gòu)分

【參考文獻(xiàn)】：
期刊論文
[1]SM4分組密碼算法綜述[J]. 呂述望,蘇波展,王鵬,毛穎穎,霍利利.  信息安全研究. 2016(11)
[2]面向分組密碼算法的高面積效率可重構(gòu)架構(gòu)[J]. 楊錦江,曹鵬,楊軍.  東南大學(xué)學(xué)報(bào)(自然科學(xué)版). 2016(05)
[3]Dynamically reconfigurable architecture for symmetric ciphers[J]. Bo WANG,Leibo LIU.  Science China(Information Sciences). 2016(04)
[4]無(wú)線傳感器數(shù)據(jù)融合技術(shù)中基于同態(tài)哈希函數(shù)的數(shù)據(jù)完整性算法[J]. 牛淑芬,王彩芬,杜小妮.  計(jì)算機(jī)應(yīng)用與軟件. 2013(12)
[5]DES算法原理及實(shí)現(xiàn)[J]. 管瑩,敬茂華.  電腦編程技巧與維護(hù). 2009(04)

博士論文
[1]可編程密碼處理器關(guān)鍵技術(shù)研究與實(shí)現(xiàn)[D]. 趙學(xué)秘.國(guó)防科學(xué)技術(shù)大學(xué) 2006



本文編號(hào)：2924926