本文關(guān)鍵詞：基于Nand Flash的大容量存儲裝置的設(shè)計與研究，由筆耕文化傳播整理發(fā)布。

【摘要】：Nand Flash——非易失存儲介質(zhì)中的一種,以更寬的溫度范圍、高抗震動性能、高可靠性等諸多優(yōu)點被廣泛地應(yīng)用在了高速、低功耗的存儲裝置中。在現(xiàn)代的航天、軍用設(shè)備等領(lǐng)域內(nèi)中要對各種信息進行高速采集，這些場合都需要高速、大容量的存儲裝置予以配合存儲。 本文先調(diào)研、分析了存儲裝置，尤其是大容量裝置的研究背景，以國內(nèi)外的研究發(fā)展為背景，針對在動態(tài)信號測試過程中多通道數(shù)據(jù)存儲的實際需求，設(shè)計了一款大容量存儲裝置。該存儲裝置在單片Nand Flash的基礎(chǔ)上搭建了存儲陣列，該陣列是存儲裝置的功能主要體現(xiàn)之處。在裝置輸入端接收8路高速LVDS圖像數(shù)據(jù)，單路圖像的數(shù)據(jù)格式為：320（列）256（行）16（位）。在FPGA主控芯片的控制下將這些數(shù)據(jù)存儲在存儲陣列中，針對FPGA內(nèi)部的數(shù)據(jù)傳輸設(shè)計了專用的DMA傳輸方式，避免時間耗損。針對Flash芯片在編程階段不會響應(yīng)別的操作，設(shè)計了分時加載存儲技術(shù)以提高平均存儲速度。在文章中分別從硬件、軟件兩方面來闡述了LVDS接收、數(shù)據(jù)的傳輸及控制等模塊，為保證大容量存儲裝置的可靠性，重點闡述了在nand Flash中數(shù)據(jù)的BCH糾錯碼、壞塊的編碼管理、均衡損耗等。因壞塊在編碼管理過程中會出現(xiàn)同位置壞塊問題，又設(shè)計了壞塊表重構(gòu)技術(shù)。 系統(tǒng)選用了Altera公司的cyclone III系列的FPGA來控制整個存儲系統(tǒng)，，系統(tǒng)時鐘是50MHz。通過分析實驗中所獲取的數(shù)據(jù)，說明構(gòu)建的nand Flash存儲陣列裝置可以有效可靠地記錄數(shù)據(jù)、有效快速地管理壞塊，滿足設(shè)計要求，具有很高的實用價值。
【關(guān)鍵詞】：Nand Flash 大容量 存儲陣列 壞塊編碼管理 FPGA
【學(xué)位授予單位】：中北大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP333
【目錄】：

• 摘要4-5
• Abstract5-9
• 1 緒論9-17
• 1.1 課題研究的目的及意義9-10
• 1.2 國內(nèi)外研究現(xiàn)狀10-15
• 1.2.1 硬盤存儲技術(shù)的發(fā)展現(xiàn)狀10-11
• 1.2.2 固態(tài)存儲技術(shù)的發(fā)展現(xiàn)狀11-14
• 1.2.3 高速存儲裝置的國內(nèi)外現(xiàn)狀14-15
• 1.3 本文的內(nèi)容及結(jié)構(gòu)安排15-17
• 2 系統(tǒng)設(shè)計和方案設(shè)計17-22
• 2.1 系統(tǒng)組成部分17
• 2.2 技術(shù)指標17-18
• 2.3 總體方案設(shè)計18-21
• 2.3.1 設(shè)計原則18
• 2.3.2 器件選擇18-20
• 2.3.3 系統(tǒng)原理框圖20-21
• 2.4 本章小結(jié)21-22
• 3 硬件電路的設(shè)計與系統(tǒng)工作原理22-32
• 3.1 高速 PCB 效應(yīng)22-24
• 3.2 電源部分24-25
• 3.3 LVDS 接收部分25-27
• 3.4 隔離電路27
• 3.5 FPGA 外圍電路27-29
• 3.6 存儲陣列模塊29-31
• 3.6.1 存儲容量的擴展29
• 3.6.2 存儲速度的提高29-30
• 3.6.3 存儲陣列模型的構(gòu)建30-31
• 3.7 本章小結(jié)31-32
• 4 Flash 高速傳輸與可靠性研究32-52
• 4.1 DMA 傳輸32-35
• 4.1.1 FIFO 數(shù)據(jù)緩存容量以及系統(tǒng)存儲速度計算34-35
• 4.2 BCH 碼糾錯35-41
• 4.3 均衡損耗41-46
• 4.3.1 動態(tài)均衡損耗44-45
• 4.3.2 靜態(tài)均衡損耗算法45-46
• 4.4 壞塊管理46-51
• 4.4.1 壞塊識別47-48
• 4.4.2 壞塊替換48-49
• 4.4.3 并行存儲壞塊編碼設(shè)計49-50
• 4.4.4 壞塊策略優(yōu)化設(shè)計50-51
• 4.5 本章小結(jié)51-52
• 5 系統(tǒng)功能測試與可靠性分析52-58
• 5.1 測試系統(tǒng)概述52
• 5.2 系統(tǒng)功能測試52-57
• 5.2.1 壞塊管理測試52-54
• 5.2.2 數(shù)據(jù)測試分析54-57
• 5.3 本章小結(jié)57-58
• 6 總結(jié)與展望58-60
• 6.1 論文工作總結(jié)58
• 6.2 展望58-60
• 參考文獻60-63
• 攻讀碩士學(xué)位期間發(fā)表的論文及所取得的研究成果63-64
• 致謝64-65

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 趙玉印,白玉賢,張澤宏;一種彈載數(shù)據(jù)記錄器的設(shè)計[J];兵工自動化;2004年02期

2 舒文麗;吳云峰;孫長勝;吳華君;唐斌;;基于NAND Flash的海量存儲器的設(shè)計[J];電子器件;2012年01期

3 龔清萍,吳伯春;基于信號完整性的PCB設(shè)計一般規(guī)則[J];航空電子技術(shù);2004年03期

4 李超;王虹現(xiàn);邢孟道;;高速大容量FLASH存儲系統(tǒng)設(shè)計[J];火控雷達技術(shù);2007年01期

5 賈源泉;肖儂;賴明澈;歐洋;;基于NAND FLASH的多路并行存儲系統(tǒng)中壞塊策略的研究[J];計算機研究與發(fā)展;2012年S1期

6 畢霜;楊勇;;LVDS技術(shù)及其在多信道高速數(shù)據(jù)傳輸中的應(yīng)用[J];現(xiàn)代教育科學(xué);2008年S1期

7 張勝勇;高世杰;吳志勇;田麗霞;;基于FPGA的NAND Flash壞塊處理方法[J];計算機工程;2010年06期

8 郭虎鋒;張會新;馮長磊;;彈載數(shù)據(jù)記錄器性能的優(yōu)化設(shè)計與實現(xiàn)[J];計算機測量與控制;2011年01期

9 儲成群;焦新泉;于君;;一種大容量固態(tài)飛行數(shù)據(jù)記錄器設(shè)計[J];計算機測量與控制;2011年01期

10 王綱領(lǐng);何賓;李金玲;;FPGA在數(shù)據(jù)接收存儲及傳輸中的應(yīng)用[J];計算機工程與設(shè)計;2012年09期

  本文關(guān)鍵詞：基于Nand Flash的大容量存儲裝置的設(shè)計與研究，由筆耕文化傳播整理發(fā)布。

本文編號：290849