隨著半導(dǎo)體工藝的不斷等比例縮小，嵌入式存儲器在SoC中所占的比重（面積）將逐漸增大。到2010年，約90％的硅片面積都將被不同功能的存儲器所占據(jù)。SRAM由于其高集成度，高速，低功耗以及其制程與邏輯工藝良好兼容的特點，使其成為SoC中不可缺少的一個組件。近年來，便攜式設(shè)備的流行和高性能處理器的需要，對SRAM的性能提出了更高的要求。高速和低功耗正成為SRAM設(shè)計的主流方向。 本文首先對當(dāng)前國內(nèi)外有關(guān)SRAM高速和低功耗設(shè)計技術(shù)以及相關(guān)產(chǎn)品進行綜述。在對SRAM基本工作原理，存儲單元靜態(tài)噪聲容限（SNM），存儲陣列的布局以及SRAM外圍電路的設(shè)計進行詳細(xì)闡述和分析的基礎(chǔ)上，提出優(yōu)化方案。提出了一種快速，省面積的預(yù)譯碼器和采用帶預(yù)放大機制的電壓鎖存型敏感放大器，提高系統(tǒng)工作性能和穩(wěn)定性。從高速設(shè)計的角度，闡述了先進存儲器設(shè)計所采用的Tracking機制及其應(yīng)用，提出一種較為優(yōu)良的Tracking機制，實現(xiàn)高速低功耗設(shè)計。從設(shè)計的角度，對版圖整體布局（floor-plan），信號線布局（signal-plan），電源線布局（power-plan）等做了具體的分析與設(shè)計，確保版圖質(zhì)量。從... 

【文章來源】：西北工業(yè)大學(xué)陜西省 211工程院校 985工程院校

【文章頁數(shù)】：83 頁

【學(xué)位級別】：碩士

【部分圖文】：

享位線技術(shù)

但存儲單元為了獲得緊湊的面積，電源線比較窄，提供電流的能力有限。存儲體遠(yuǎn)端存儲單元由于IR電壓降的原因，工作電壓低于正常電壓，存在工作失效的風(fēng)險。在本設(shè)計中，采用了如圖5一6所示結(jié)構(gòu)，在每列strapping單元中，增加縱向電源線，補充電源提供電流的能力。5.3.2字線驅(qū)動電路部分電源線布局字線負(fù)載較大，需要比較強的字線驅(qū)動器，因此字線驅(qū)動器尺寸設(shè)計的比較人，消耗的電流比較多。在本設(shè)計中，每次讀寫操作時，512個字線驅(qū)動器中，只有一個字線驅(qū)動器處在工作狀態(tài)，消耗較大電流，其余511個字線驅(qū)動器處于


本文編號：2900516