在大數(shù)據(jù)和云存儲時代,NAND閃存存儲器對存儲密度、擦寫速度和可靠性都有了更高的要求。隨著NAND閃存存儲器存儲密度的不斷提高和存儲單元尺寸的不斷減小,由于各種物理尺寸限制效應(yīng)出現(xiàn)了一系列無法避免的可靠性問題,例如存儲單元間串擾和數(shù)據(jù)保持特性的退化。這些物理限制效應(yīng)阻礙了傳統(tǒng)平面架構(gòu)NAND閃存存儲器集成度的進一步提高,尤其是當存儲單元特征尺寸小于15nm。但這也帶來了三維立體NAND閃存的快速發(fā)展。為了理解NAND閃存存儲器的核心可靠性問題,本論文綜合實驗測量和仿真模擬對二維平面NAND閃存存儲器(2D NAND)和三維立體存儲器(3D NAND)進行了多方位研究。本論文第一部分工作研究了2D NAND閃存存儲器的可靠性。雖然很多學(xué)者已經(jīng)對電荷隧穿層和電荷阻擋層的尺寸縮放的影響有了一定的研究,但是在擦寫循環(huán)期間,電荷阻擋層尺寸的變化對數(shù)據(jù)保持特性的影響還尚不明確。所以,本部分工作的核心是研究電荷阻擋層厚度對2D NAND閃存存儲器可靠性的影響:首先,研究了不同ONO介質(zhì)層厚度的NAND閃存存儲器在擦寫循環(huán)操作前后的數(shù)據(jù)保持特性,對比發(fā)現(xiàn)ONO介質(zhì)層較薄的器件擦寫循環(huán)操作前后的閾值電壓... 

【文章來源】：山東大學(xué)山東省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：64 頁

【學(xué)位級別】：碩士

【部分圖文】：

當代存儲器體系在信息存儲中的分類

垂直柵技術(shù)的．ＮＡＮＩ）閃存存儲器??垂直梆｝技術(shù)（１勺ＮＡＮＤ?｜、習(xí)存存ｆｉｍ（Ｖｅｒｔｉｃａｉ?Ｇａｔｅ?ＮＡＮＤ，ＶＧ－ＮＡＮＤ）ｆｉ勺會吉豐勾￥口??圖２．２所示，可以看出該技術(shù)的主要思想就是器件的柵極是垂直的，溝道是水平??的。該技術(shù)包括水平活動層中的用于選通的串結(jié)構(gòu)（ＳＳＬ／ＧＳＬ）和位線（ＷＬ），還包??括垂直的柵結(jié)構(gòu)。電荷俘獲層位于活動層和垂直柵極之間，形成雙柵極結(jié)構(gòu)�；�??動層在ＮＡＮＤ字符串的末端連接到位線（ＢＬ）和源線（ＣＳＬ）?ＷＬ和ＢＬ是在單元??陣列制造之前形成的，使得ＷＬ、ＢＬ和解碼器之間的互連更加容易。電源和有??源體（ＶＢＢｐｆＣＳＬ電連接，以實現(xiàn)整體擦除操作。擦除過程中，給ＣＳＬ施加一??個正偏壓即可。ＶＧ－ＮＡＮＤ每層的陣列除了?ＳＳＬ的結(jié)構(gòu)，其他的都和２Ｄ?ＮＡＮＤ??ＩＩ??

??相同。如圖２．２（ｃ）所示，ＶＧ－ＮＡＮＤ的層數(shù)決定了?ＳＳＬ的數(shù)量，８層的Ｖ－ＮＡＮＤ??需要６條ＳＳＬ，１６層的Ｖ－ＮＡＮＤ需要８條ＳＳＬ，?Ｖ－ＮＡＮＤ的層數(shù)和ＳＳＬ的數(shù)量??滿足這樣一個關(guān)系：??＾ＳＳＬ?－?２?＊?ｌ〇ｇ２（＾ｌ／－Ａ／ＭＤ）??由于ＶＧ－ＮＡＮＤ單元在多個層之間使用公共ＢＬ和公共ＷＬ，因此ＳＳＬ的作??用就是從多層中選定某一層，然后進行操作。垂直柵技術(shù)下ＮＡＮＤ閃存存儲器??結(jié)構(gòu)可以堆疊很多層，并提供較小的有效單元尺寸，該結(jié)構(gòu)的可縮小性最好。??碌＇秦??－�！В祝。�?６??（Ｃ）??圖２．２?ＶＧ－ＮＡＮＤ器件的結(jié)構(gòu)，（ａ）?ＶＧ－ＮＡＮＤ器件結(jié)構(gòu)的立體圖，（ｂ）?ＶＧ－ＮＡＮＤ器件結(jié)構(gòu)??俯視圖，（ｃ）?ＶＧ－ＮＡＮＤ器件的陣列結(jié)構(gòu)［２３］??垂直溝道技術(shù)的ＮＡＮＤ閃存存儲器??垂直溝道技術(shù)的重要思想是器件的溝道是垂直的，柵極是水平的。根據(jù)結(jié)構(gòu)??的不同


本文編號：2895750