閃存是目前應(yīng)用最為廣泛的非易失性存儲器之一。近年來,在技術(shù)革新和市場需求的雙重驅(qū)動下,閃存技術(shù)得到了迅猛發(fā)展。然而,其發(fā)展一直面臨著高速、高集成密度、高可靠性、低功耗以及低工作電壓的巨大挑戰(zhàn)。本論文從閃存器件的角度出發(fā),改進了存儲單元結(jié)構(gòu),針對如何提高器件的存儲密度、存儲時間展開了研究,并使用Sentaurus模擬工具對閃存器件單元進行了模擬。 針對提高納米晶浮柵閃存的存儲密度,本文采用了金屬納米晶浮柵。先利用化學(xué)方法合成粒徑均一的金納米顆粒,并使用旋涂自組裝方法形成密度可控的顆粒陣列作為閃存的浮柵。形貌表征顯示形成了排列較好的顆粒陣列,電學(xué)測試結(jié)果表明該存儲結(jié)構(gòu)具有良好的存儲性能。針對增長存儲時間,本文改進了單質(zhì)納米晶浮柵閃存的單元結(jié)構(gòu),利用基于漸變鍺硅異質(zhì)納米晶的勢壘作為隧穿層,有效地異化了電荷擦寫、存儲時候的勢壘厚度,增長了電荷尤其是空穴的存儲時間。最后,本文還研究了將high-k材料、多層存儲單元等新概念引入浮柵型閃存中,以期提高存儲容量、增長存儲時間。 本文在納米晶浮柵閃存器件的存儲介質(zhì)、物理結(jié)構(gòu)、柵材料及存儲特性研究等方面取得了一些重要的結(jié)果,這對于如何提高閃存的存儲性能具有一定的指導(dǎo)作用。
【學(xué)位單位】：南京大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2011
【中圖分類】：TP333
【部分圖文】：

(l)針對怎樣提高閃存的集成度，主要有下面一些方案被提出來:①垂直場效應(yīng)晶體管單元(Vertical一 typeFET)如圖1一4所示是采用垂直場效應(yīng)晶體管的閃存存儲單元，它可以使閃存單元在不改變柵長的情況下，極大地縮小平面面積，增加閃存的集成密度【17一20]。、。、一l，c心I)r;:i:、圖1一4采用垂直場效應(yīng)晶體管的閃存存儲單元[20]②鰭狀場效應(yīng)晶體管單元(FinFET)FinFET單元結(jié)構(gòu)[21一24]如圖l一5所示。圖1一5采用FinFET結(jié)構(gòu)的閃存存儲單元示意圖[2l]Samsung和hifineon等公司相繼報導(dǎo)了采用FinFET結(jié)構(gòu)、溝長只有20nln的閃存單元【25，26]。FinFET結(jié)構(gòu)能夠增強柵對溝道的禍合控制能力，從而抑制短溝道效應(yīng)并減小泄漏電流，這在閃存進入45lun技術(shù)節(jié)點以后顯得尤為重要。垂直單元結(jié)構(gòu)和FinFET結(jié)構(gòu)的一個突出問題就是工藝復(fù)雜，以及由此帶來的成本的提高。

(l)針對怎樣提高閃存的集成度，主要有下面一些方案被提出來:①垂直場效應(yīng)晶體管單元(Vertical一 typeFET)如圖1一4所示是采用垂直場效應(yīng)晶體管的閃存存儲單元，它可以使閃存單元在不改變柵長的情況下，極大地縮小平面面積，增加閃存的集成密度【17一20]。、。、一l，c心I)r;:i:、圖1一4采用垂直場效應(yīng)晶體管的閃存存儲單元[20]②鰭狀場效應(yīng)晶體管單元(FinFET)FinFET單元結(jié)構(gòu)[21一24]如圖l一5所示。圖1一5采用FinFET結(jié)構(gòu)的閃存存儲單元示意圖[2l]Samsung和hifineon等公司相繼報導(dǎo)了采用FinFET結(jié)構(gòu)、溝長只有20nln的閃存單元【25，26]。FinFET結(jié)構(gòu)能夠增強柵對溝道的禍合控制能力，從而抑制短溝道效應(yīng)并減小泄漏電流，這在閃存進入45lun技術(shù)節(jié)點以后顯得尤為重要。垂直單元結(jié)構(gòu)和FinFET結(jié)構(gòu)的一個突出問題就是工藝復(fù)雜，以及由此帶來的成本的提高。

的電學(xué)特性。該NOR閃存單元中以high一k材料HfOZ作為控制柵，多晶硅浮柵作為存儲層。結(jié)構(gòu)及相關(guān)物理參數(shù)如下圖2一2所示。T--O(HfOZ)O=14nm TJoatPolysi二snm Ttunneloxide二4nm︻任n︼卜X[um】圖2一 265nmNOR閃存單兒二維模擬結(jié)構(gòu)示意及相關(guān)參數(shù)外加電學(xué)驅(qū)動，閃存單元在寫入/擦除狀態(tài)下的電壓、電流隨時間變化瞬態(tài)曲線如下圖2一3。由圖可見，t=o至 t=lms的寫入過程中，柵極注入電流逐漸減小;t=lms至t=3ms的零偏壓保持階段，浮柵上存儲大量電荷，導(dǎo)致相對于襯底有一2.8V的偏壓，簡單估算可知，該偏壓映射到控制柵上約為SV的平帶電壓漂移。
【參考文獻】

相關(guān)期刊論文 前2條

1 王廣利;陳裕斌;施毅;濮林;潘力嘉;張榮;鄭有炓;;Density-controllable nonvolatile memory devices having metal nanocrystals through chemical synthesis and assembled by spin-coating technique[J];半導(dǎo)體學(xué)報;2010年12期

2 鄭懷禮,張玉其,鄭澤根,鄧子華;等離子體化學(xué)氣相法沉積金剛石薄膜[J];材料科學(xué)與工程;1998年04期

本文編號：2886637