數(shù)據(jù)傳輸及存儲(chǔ)是數(shù)字信號(hào)處理的基礎(chǔ)工作，對(duì)數(shù)字系統(tǒng)性能具有重要的影響。隨著信息技術(shù)的發(fā)展，數(shù)據(jù)量急劇增加，對(duì)高速、大容量的數(shù)據(jù)記錄設(shè)備提出了更高的性能要求。 本課題在SAR數(shù)據(jù)采集與存儲(chǔ)的應(yīng)用背景下，研究了基于CompactPCI總線的高速數(shù)據(jù)接收卡的設(shè)計(jì)和實(shí)現(xiàn)。課題設(shè)計(jì)以CASSAR-EL01項(xiàng)目數(shù)據(jù)記錄器接收單元為基礎(chǔ)，選用了64bit、66Mhz的cPCI系統(tǒng)總線以滿足高速數(shù)據(jù)傳輸?shù)男枰Ｔ诟髂K設(shè)計(jì)中，采用Ti SN65系列高速信號(hào)接收芯片轉(zhuǎn)換源差分?jǐn)?shù)據(jù)流；采用2片IDT72T36135M芯片深度擴(kuò)展構(gòu)建4MB容量的FIFO緩存；采用MAXII系列CPLD實(shí)現(xiàn)FIFO與局部總線間的邏輯連接；采用PLX PCI 9656芯片橋接cPCI系統(tǒng)總線與局部總線。 文章詳細(xì)介紹了高速數(shù)據(jù)接收卡的總體設(shè)計(jì)結(jié)構(gòu)與各功能模塊的配置方案，針對(duì)高速數(shù)字設(shè)計(jì)中的信號(hào)時(shí)序和完整性問(wèn)題進(jìn)行了初步的分析，并介紹了在Windows系統(tǒng)下基于WinDriver結(jié)構(gòu)的調(diào)試程序編程。
【學(xué)位單位】：中國(guó)科學(xué)院研究生院（電子學(xué)研究所）
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2007
【中圖分類】：TP334.7
【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題背景
    1.2 設(shè)計(jì)基礎(chǔ)
        1.2.1 系統(tǒng)結(jié)構(gòu)
        1.2.2 數(shù)據(jù)接收卡
        1.2.3 PCI與cPCI總線
    1.3 設(shè)計(jì)特點(diǎn)
    1.4 論文結(jié)構(gòu)
第2章 硬件設(shè)計(jì)方案
    2.1 接收卡的設(shè)計(jì)布局
    2.2 PLX PCI9656
        2.2.1 PCI 9656的數(shù)傳方式
        2.2.2 PCI 9656的Local總線類型
        2.2.3 PCI 9656的配置
        2.2.4 PCI 9656的管腳連接
    2.3 MAXII CPLD
        2.3.1 MAXII特征及選型
        2.3.2 CPLD邏輯實(shí)現(xiàn)
        2.3.3 I/O管腳
        2.3.4 JTAG配置
        2.3.5 資源利用
    2.4 IDT FIFOs
        2.4.1 FIFO特色
        2.4.2 FIFO工作模式
        2.4.3 FIFO擴(kuò)展及應(yīng)用
        2.4.4 FIFO管腳連接
    2.5 Ti LVDT386/LVDS390
    2.6 時(shí)鐘源
    2.7 TPS75525
第3章 PCB設(shè)計(jì)事項(xiàng)
    3.1 PCB板層設(shè)置
    3.2 信號(hào)時(shí)序
    3.3 信號(hào)完整性
        3.3.1 信號(hào)反射
        3.3.2 信號(hào)串?dāng)_
        3.3.3 電源設(shè)計(jì)
第4章 調(diào)試程序
    4.1 開(kāi)發(fā)工具的選擇
    4.2 WinDriver驅(qū)動(dòng)程序的結(jié)構(gòu)
    4.3 驅(qū)動(dòng)程序流程
    4.4 WinDriver模塊的開(kāi)啟與關(guān)閉
    4.5 設(shè)備Handle的建立與關(guān)閉
    4.6 設(shè)備的I/O與Memory訪問(wèn)
    4.7 訪問(wèn)EEPROM
    4.8 DMA
        4.8.1 DMA緩存的建立與釋放
        4.8.2 配置DMA寄存器
        4.8.3 啟動(dòng)DMA傳輸
        4.8.4 中斷的應(yīng)用
    4.9 復(fù)位接收卡
第5章 設(shè)備測(cè)試
    5.1 測(cè)試平臺(tái)
    5.2 測(cè)試流程及結(jié)果
    5.3 問(wèn)題及設(shè)想
    5.4 工作建議
第6章 結(jié)束語(yǔ)
附錄
參考文獻(xiàn)
攻讀碩士期間發(fā)表的論文
致謝

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前3條

1 閆永勝;基于CPCI總線的測(cè)井?dāng)?shù)據(jù)采集卡的研究與開(kāi)發(fā)[D];蘭州大學(xué);2010年

2 李祎;寬頻段收發(fā)信機(jī)控制平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2012年

3 蔣勛;基于CPCI的模塊化射頻設(shè)備控制平臺(tái)設(shè)計(jì)[D];電子科技大學(xué);2013年

本文編號(hào)：2883472