在高性能通用微處理器中,存儲管理部件是一個非常重要的功能單元。它可以通過虛擬存儲技術極大的提高微處理器的存儲空間范圍,并提高微處理器在存儲管理方面的靈活性和可靠性。分段部件是存儲管理部件中最常用和最重要的運算部件之一,它一方面實現(xiàn)了邏輯地址到線性地址的計算,另一方面對整個分段過程進行了存儲保護,這兩者分別對處理器的速度和可靠性有著重要的影響。 本論文對分段部件的總體結構以及各模塊的功能與結構進行了深入的分析,并在研究了其工作指令集的基礎上,設計實現(xiàn)了一款高性能的分段存儲部件;還采用相關驗證方法,完成了多層次的模擬和驗證;最后還在結構上提出并實現(xiàn)了一種改進的設計。投片驗證表明:該分段部件已經(jīng)成功應用在X微處理器中,并且能在300MHz主頻下正確穩(wěn)定的運行。 本課題的主要工作和成果包括: 1、深入分析了分段部件的體系結構,并按照功能從頂層對分段部件進行了總體結構設計和模塊的劃分。 2、完成了一種高性能的分段部件的全定制設計。分段部件中的核心是多路32位加法器和存儲保護模塊,文中重點介紹了加法器和存儲保護模塊的主要電路的設計,包括半加器電路、全加器電路、邊界比較電路等;還對分段部件中的寄存器進行了電路設計,并按照其各自的功能進行了一系列的優(yōu)化改進。 3、在設計的同時,并行的對其進行了子模塊級、模塊級、系統(tǒng)級的邏輯驗證和電路驗證。
【學位單位】：國防科學技術大學
【學位級別】：碩士
【學位年份】：2006
【中圖分類】：TP332
【部分圖文】：

只讀存儲器RoM安排在物理地址空間的頂端位置上。又由于數(shù)據(jù)段DS最初的基地址是在復位之后被初始化成O，所以把隨機存儲器RAM安排在物理地址空間的底部。如圖2.1。第5頁

程序故障而突然停止程序的執(zhí)行，實施對被訪問地址的檢驗，這是控制程序故障的一種有效手段�？梢园言\斷的信息顯示出來，出錯的過程得以矯正。如圖2.2中示出了保護方式下平臺存儲管理方式的一個例子。從圖中可以看出，段描述符僅覆蓋微處理器現(xiàn)有的存儲空間。代碼段和數(shù)據(jù)段覆蓋了物理存儲器的可擦可編程序只讀存儲器EPROM和動態(tài)存儲器DRAM。而數(shù)據(jù)段的段界則必須設置成EPROM和DRAM空間之和。如果有用到了存儲映像的輸沁輸出，他的尋址范圍只能是DRAM區(qū)間。第6頁

衰衰衰衰衰衰衰衰衰衰衰燕址 :::::::圖2.3多段存儲管理方式如圖2.3，X徽處理器準備了6個段供直接使用。裝到段寄存器中的內容實際上是這些段的段選擇符。只有把某一個段選擇符裝到段寄存器中，才可以訪問這第7頁
【相似文獻】

相關碩士學位論文 前2條

1 鄒陽;X微處理器分段部件的設計與驗證[D];國防科學技術大學;2006年

2 吳曉非;通用CPU架構的8051指令集嵌入式微處理器設計與驗證[D];電子科技大學;2010年

本文編號：2880925