隨著科技的發(fā)展,數(shù)字系統(tǒng)已深入人類社會(huì)的每個(gè)角落,數(shù)字系統(tǒng)的可靠性和容錯(cuò)性越來越受到人們的重視。可重構(gòu)硬件和可重構(gòu)技術(shù)的出現(xiàn),為電子系統(tǒng)的容錯(cuò)設(shè)計(jì)提供了更靈活的方法和平臺(tái),可重構(gòu)硬件容錯(cuò)技術(shù)研究對(duì)于高可靠性系統(tǒng)設(shè)計(jì)領(lǐng)域具有重要的意義。本文的核心工作就是可重構(gòu)硬件的容錯(cuò)電路設(shè)計(jì)以及具有自主容錯(cuò)特性的新型可重構(gòu)硬件結(jié)構(gòu)設(shè)計(jì)。 本論文的主要工作有: (1)針對(duì)可重構(gòu)硬件容錯(cuò)重布線時(shí)間開銷大、外部計(jì)算復(fù)雜等問題,本文給出了用于可重構(gòu)硬件容錯(cuò)重布線的硬件輔助布線電路設(shè)計(jì)方案,該電路結(jié)構(gòu)由二維的輔助布線模塊構(gòu)成,每個(gè)輔助布線模塊可以讀取并修改所在可重構(gòu)單元的可編程開關(guān)配置數(shù)據(jù)。可重構(gòu)硬件容錯(cuò)過程中,硬件輔助布線電路代替外部軟件執(zhí)行故障線網(wǎng)的取消和線網(wǎng)重布線工作。實(shí)驗(yàn)證明該布線電路可以有效地解決多種布線問題,并且可以有效地加快可重構(gòu)硬件容錯(cuò)過程中故障線網(wǎng)取消和被取消線網(wǎng)的重布線工作。 (2)本文設(shè)計(jì)了一種具有自主容錯(cuò)能力的自重構(gòu)單元陣列,該陣列電路具有故障自診斷和自修復(fù)能力。故障產(chǎn)生后,單元陣列通過自主地重新布局故障單元功能和重新布線實(shí)現(xiàn)故障自修復(fù)。以4位并行乘法器和4位的串-并行乘法器為例,驗(yàn)證了自重構(gòu)單元陣列的基本功能和故障自修復(fù)能力,并通過可靠性的分析與對(duì)比,說明了具有自主容錯(cuò)特性的自重構(gòu)單元陣列較仿生型胚胎電子陣列在可靠性和資源利用率等方面的優(yōu)勢(shì)。
【學(xué)位單位】：南京航空航天大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2009
【中圖分類】：TP302.8
【部分圖文】：

w_out 等信號(hào)表示布線搜索信號(hào)的傳遞過程，由圖中可以看出在 650ns 左右 status0 狀態(tài)拉低，表示布線搜索信號(hào)到達(dá)布線終端單元，并觸發(fā)所有布線模塊進(jìn)入路徑返回階段，此時(shí) n_out、e_out、s_out、w_out 等信號(hào)表示布線返回信號(hào)的傳遞，在 1000ns 左右狀態(tài)總線 status1 狀態(tài)由高變低，代表布線返回信號(hào)到達(dá)布線起點(diǎn)單元，此時(shí)外部控制單元檢測(cè)狀態(tài)總線 status2 的狀態(tài)status2 狀態(tài)為高說明不存在未布線終端，布線完成。本次實(shí)驗(yàn)采用的布線時(shí)鐘頻率為 25MHZ

以得到如圖 3.13(b)所示的布線結(jié)果。開銷分析布線過程的 Modelsim 腳本顯示如圖 3.15 所示，在 200ns 時(shí)布線開線起點(diǎn)和終端的設(shè)置，在 1040ns 時(shí)，二端線網(wǎng)布線結(jié)束，長(zhǎng)度為 9 840ns，線網(wǎng)長(zhǎng)度由線網(wǎng)布線路徑所經(jīng)過的可編程開關(guān)數(shù)決定。

圖 3.17 3 扇出線網(wǎng)布線的 Modelsim 仿真圖同二端線網(wǎng)的布線過程相同，首先將圖 3.16(a)中的 S 設(shè)置為布線起點(diǎn)，將 T1、T2和 T3設(shè)置為布線終端，然后通過控制信號(hào) ROUTE 啟動(dòng)布線過程。如圖 3.17 所示，在 500ns 左右 status0第一次由高變低，此時(shí)線網(wǎng)終端標(biāo)志位信號(hào) target 由 0000811 變?yōu)?0000801，其中 0000811 表示圖 3.16 中 T1、T2和 T3單元為布線終端，0000801 表示 T2和 T3單元為布線終端，因此說明標(biāo)識(shí)為 T1的布線終端已經(jīng)被布線搜索信號(hào)找到，800ns 時(shí) status1 總線拉低，同時(shí)外部控制單元檢測(cè)status2 狀態(tài)為低，說明還有未布線的線網(wǎng)終端，則再次開始一次新的布線過程；900ns 左右 status0再次由高變低，此時(shí)信號(hào) target 由 0000801 變?yōu)?0000001，表示標(biāo)識(shí)為 T2的布線終端被布線搜索信號(hào)找到，1200ns 左右 status1 拉低，布線終端 T2的布線完成，外部控制單元檢測(cè) status2 總線狀態(tài)為低，然后再次開始對(duì) T3的布線；1500ns 左右 status0 狀態(tài)變低，布線終端 T3被布線搜索信號(hào)找到，此時(shí)狀態(tài)總線 status2 由低變高，說明所有布線終端都已找到，本次布線完成后，由于 status2 總線狀態(tài)為高，則結(jié)束布線過程。從圖 3.16 中可以看出三個(gè)布線終端有如下的關(guān)系 distance(S, T1)< distance(S, T2)< distance(S, T3)，圖 3.17 顯示布線終端的布線順序?yàn)?T1、T2、T3，證明了 3 扇出線網(wǎng)中多個(gè)線網(wǎng)終端的布線順序與設(shè)計(jì)相符合。3 扇出線網(wǎng)布線過程的 Modelsim 腳本顯示如圖 3.18 所示。200ns 時(shí)，開始 3 扇出線網(wǎng)布線
【參考文獻(xiàn)】

相關(guān)期刊論文 前6條

1 周鋒,童家榕,唐璞山;帶時(shí)延約束的FPGA布線算法[J];半導(dǎo)體學(xué)報(bào);1999年09期

2 朱明程,溫粵;FPGA動(dòng)態(tài)可重構(gòu)數(shù)字電路容錯(cuò)系統(tǒng)的研究[J];東南大學(xué)學(xué)報(bào)(自然科學(xué)版);2000年04期

3 鄭瑞娟;王慧強(qiáng);;生物啟發(fā)的容錯(cuò)計(jì)算技術(shù)研究[J];計(jì)算機(jī)工程與應(yīng)用;2006年04期

4 孫治國(guó),滕弘飛;布線設(shè)計(jì)的模型和算法研究進(jìn)展[J];系統(tǒng)工程與電子技術(shù);2003年12期

5 杜文志;航天器FPGA在系統(tǒng)局部重構(gòu)容錯(cuò)設(shè)計(jì)研究[J];中國(guó)空間科學(xué)技術(shù);2005年05期

6 王友仁,姚睿,朱開陽,黃三傲;仿生硬件理論與技術(shù)的研究現(xiàn)狀與發(fā)展趨勢(shì)分析[J];中國(guó)科學(xué)基金;2004年05期

相關(guān)博士學(xué)位論文 前1條

1 林勇;基于進(jìn)化型硬件的容錯(cuò)方法研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2007年

相關(guān)碩士學(xué)位論文 前1條

1 施小祥;動(dòng)態(tài)可重構(gòu)FPGA的布局布線算法研究[D];西安電子科技大學(xué);2007年

本文編號(hào)：2878429