可重構硬件容錯技術研究
發(fā)布時間：2020-11-10 23:01
隨著科技的發(fā)展,數字系統(tǒng)已深入人類社會的每個角落,數字系統(tǒng)的可靠性和容錯性越來越受到人們的重視�？芍貥嬘布涂芍貥嫾夹g的出現,為電子系統(tǒng)的容錯設計提供了更靈活的方法和平臺,可重構硬件容錯技術研究對于高可靠性系統(tǒng)設計領域具有重要的意義。本文的核心工作就是可重構硬件的容錯電路設計以及具有自主容錯特性的新型可重構硬件結構設計。 本論文的主要工作有: (1)針對可重構硬件容錯重布線時間開銷大、外部計算復雜等問題,本文給出了用于可重構硬件容錯重布線的硬件輔助布線電路設計方案,該電路結構由二維的輔助布線模塊構成,每個輔助布線模塊可以讀取并修改所在可重構單元的可編程開關配置數據。可重構硬件容錯過程中,硬件輔助布線電路代替外部軟件執(zhí)行故障線網的取消和線網重布線工作。實驗證明該布線電路可以有效地解決多種布線問題,并且可以有效地加快可重構硬件容錯過程中故障線網取消和被取消線網的重布線工作。 (2)本文設計了一種具有自主容錯能力的自重構單元陣列,該陣列電路具有故障自診斷和自修復能力。故障產生后,單元陣列通過自主地重新布局故障單元功能和重新布線實現故障自修復。以4位并行乘法器和4位的串-并行乘法器為例,驗證了自重構單元陣列的基本功能和故障自修復能力,并通過可靠性的分析與對比,說明了具有自主容錯特性的自重構單元陣列較仿生型胚胎電子陣列在可靠性和資源利用率等方面的優(yōu)勢。
【學位單位】：南京航空航天大學
【學位級別】：碩士
【學位年份】：2009
【中圖分類】：TP302.8
【部分圖文】：
w_out 等信號表示布線搜索信號的傳遞過程，由圖中可以看出在 650ns 左右 status0 狀態(tài)拉低，表示布線搜索信號到達布線終端單元，并觸發(fā)所有布線模塊進入路徑返回階段，此時 n_out、e_out、s_out、w_out 等信號表示布線返回信號的傳遞，在 1000ns 左右狀態(tài)總線 status1 狀態(tài)由高變低，代表布線返回信號到達布線起點單元，此時外部控制單元檢測狀態(tài)總線 status2 的狀態(tài)status2 狀態(tài)為高說明不存在未布線終端，布線完成。本次實驗采用的布線時鐘頻率為 25MHZ
以得到如圖 3.13(b)所示的布線結果。開銷分析布線過程的 Modelsim 腳本顯示如圖 3.15 所示，在 200ns 時布線開線起點和終端的設置，在 1040ns 時，二端線網布線結束，長度為 9 840ns，線網長度由線網布線路徑所經過的可編程開關數決定。
圖 3.17 3 扇出線網布線的 Modelsim 仿真圖同二端線網的布線過程相同，首先將圖 3.16(a)中的 S 設置為布線起點，將 T1、T2和 T3設置為布線終端，然后通過控制信號 ROUTE 啟動布線過程。如圖 3.17 所示，在 500ns 左右 status0第一次由高變低，此時線網終端標志位信號 target 由 0000811 變?yōu)?0000801，其中 0000811 表示圖 3.16 中 T1、T2和 T3單元為布線終端，0000801 表示 T2和 T3單元為布線終端，因此說明標識為 T1的布線終端已經被布線搜索信號找到，800ns 時 status1 總線拉低，同時外部控制單元檢測status2 狀態(tài)為低，說明還有未布線的線網終端，則再次開始一次新的布線過程；900ns 左右 status0再次由高變低，此時信號 target 由 0000801 變?yōu)?0000001，表示標識為 T2的布線終端被布線搜索信號找到，1200ns 左右 status1 拉低，布線終端 T2的布線完成，外部控制單元檢測 status2 總線狀態(tài)為低，然后再次開始對 T3的布線；1500ns 左右 status0 狀態(tài)變低，布線終端 T3被布線搜索信號找到，此時狀態(tài)總線 status2 由低變高，說明所有布線終端都已找到，本次布線完成后，由于 status2 總線狀態(tài)為高，則結束布線過程。從圖 3.16 中可以看出三個布線終端有如下的關系 distance(S, T1)< distance(S, T2)< distance(S, T3)，圖 3.17 顯示布線終端的布線順序為 T1、T2、T3，證明了 3 扇出線網中多個線網終端的布線順序與設計相符合。3 扇出線網布線過程的 Modelsim 腳本顯示如圖 3.18 所示。200ns 時，開始 3 扇出線網布線
【參考文獻】
本文編號：2878429
【學位單位】：南京航空航天大學
【學位級別】：碩士
【學位年份】：2009
【中圖分類】：TP302.8
【部分圖文】：
w_out 等信號表示布線搜索信號的傳遞過程，由圖中可以看出在 650ns 左右 status0 狀態(tài)拉低，表示布線搜索信號到達布線終端單元，并觸發(fā)所有布線模塊進入路徑返回階段，此時 n_out、e_out、s_out、w_out 等信號表示布線返回信號的傳遞，在 1000ns 左右狀態(tài)總線 status1 狀態(tài)由高變低，代表布線返回信號到達布線起點單元，此時外部控制單元檢測狀態(tài)總線 status2 的狀態(tài)status2 狀態(tài)為高說明不存在未布線終端，布線完成。本次實驗采用的布線時鐘頻率為 25MHZ
以得到如圖 3.13(b)所示的布線結果。開銷分析布線過程的 Modelsim 腳本顯示如圖 3.15 所示，在 200ns 時布線開線起點和終端的設置，在 1040ns 時，二端線網布線結束，長度為 9 840ns，線網長度由線網布線路徑所經過的可編程開關數決定。
圖 3.17 3 扇出線網布線的 Modelsim 仿真圖同二端線網的布線過程相同，首先將圖 3.16(a)中的 S 設置為布線起點，將 T1、T2和 T3設置為布線終端，然后通過控制信號 ROUTE 啟動布線過程。如圖 3.17 所示，在 500ns 左右 status0第一次由高變低，此時線網終端標志位信號 target 由 0000811 變?yōu)?0000801，其中 0000811 表示圖 3.16 中 T1、T2和 T3單元為布線終端，0000801 表示 T2和 T3單元為布線終端，因此說明標識為 T1的布線終端已經被布線搜索信號找到，800ns 時 status1 總線拉低，同時外部控制單元檢測status2 狀態(tài)為低，說明還有未布線的線網終端，則再次開始一次新的布線過程；900ns 左右 status0再次由高變低，此時信號 target 由 0000801 變?yōu)?0000001，表示標識為 T2的布線終端被布線搜索信號找到，1200ns 左右 status1 拉低，布線終端 T2的布線完成，外部控制單元檢測 status2 總線狀態(tài)為低，然后再次開始對 T3的布線；1500ns 左右 status0 狀態(tài)變低，布線終端 T3被布線搜索信號找到，此時狀態(tài)總線 status2 由低變高，說明所有布線終端都已找到，本次布線完成后，由于 status2 總線狀態(tài)為高，則結束布線過程。從圖 3.16 中可以看出三個布線終端有如下的關系 distance(S, T1)< distance(S, T2)< distance(S, T3)，圖 3.17 顯示布線終端的布線順序為 T1、T2、T3，證明了 3 扇出線網中多個線網終端的布線順序與設計相符合。3 扇出線網布線過程的 Modelsim 腳本顯示如圖 3.18 所示。200ns 時，開始 3 扇出線網布線
【參考文獻】
相關期刊論文 前6條
1 周鋒,童家榕,唐璞山;帶時延約束的FPGA布線算法[J];半導體學報;1999年09期
2 朱明程,溫粵;FPGA動態(tài)可重構數字電路容錯系統(tǒng)的研究[J];東南大學學報(自然科學版);2000年04期
3 鄭瑞娟;王慧強;;生物啟發(fā)的容錯計算技術研究[J];計算機工程與應用;2006年04期
4 孫治國,滕弘飛;布線設計的模型和算法研究進展[J];系統(tǒng)工程與電子技術;2003年12期
5 杜文志;航天器FPGA在系統(tǒng)局部重構容錯設計研究[J];中國空間科學技術;2005年05期
6 王友仁,姚睿,朱開陽,黃三傲;仿生硬件理論與技術的研究現狀與發(fā)展趨勢分析[J];中國科學基金;2004年05期
相關博士學位論文 前1條
1 林勇;基于進化型硬件的容錯方法研究[D];中國科學技術大學;2007年
相關碩士學位論文 前1條
1 施小祥;動態(tài)可重構FPGA的布局布線算法研究[D];西安電子科技大學;2007年
本文編號：2878429
本文鏈接：http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2878429.html
