本文關鍵詞：時鐘共享多線程處理單元的設計與實現(xiàn)，，由筆耕文化傳播整理發(fā)布。

【摘要】：自集成電路誕生以來,單片集成電路的晶體管數(shù)目越來越多,處理器的工作主頻也越來越高,隨之而來的功耗問題越來越明顯。傳統(tǒng)的處理器體系結構面臨瓶頸,增加晶體管數(shù)目、提升工作主頻已經(jīng)不能滿足人們對處理器的需求。此后,出現(xiàn)了多線程技術與多核技術,兩種技術各有優(yōu)缺點,但是多核技術與多線程技術的結合卻使處理器的性能獲得了更高的提升。這種結構的處理器,結構簡單,可塑性強,并行度高,同時利用線程切換的原理解決了微處理器核之間通信帶來的延時�？梢哉f多核技術與多線程技術的結合給處理器的發(fā)展注入了新的活力,給未來處理器的研究指引了方向。時鐘共享多線程處理器正是在這種背景下提出的一種多核多線程且具有特定功能的處理器,且包含多種運行模式,支持指令級并行、線程級并行和數(shù)據(jù)級并行。處理單元作為時鐘共享多線程處理器的主要功能單元,需要有良好的設計來支持處理器的這些特性。本文研究并實現(xiàn)了時鐘共享多線程處理器中的處理單元設計,主要工作包括：1.分析了國內(nèi)外并行處理器及并行處理技術,研究了時鐘共享多線程處理器的體系結構和功能要求。2.按照時鐘共享多線程處理器的要求,設計實現(xiàn)了基于同時多線程技術,帶有阻塞和非阻塞模式,能夠進行線程間和核間通信的處理單元。3.搭建了包含前端控制器、處理單元、線程管理器和協(xié)處理器的仿真測試平臺,對處理單元進行了系統(tǒng)級的功能仿真與驗證。實驗結果表明,所設計的處理單元除了能夠完成時鐘共享多線程處理器所要求的算術邏輯運算、特殊函數(shù)運算外,還能夠進行數(shù)據(jù)的線程間通信與核間通信。同時,利用同時多線程技術提高了處理器執(zhí)行資源的利用效率和吞吐量。最后,選用Xilinx公司的Virtex7 XC7V2000T型FPGA開發(fā)板對處理單元進行了驗證,檢查了電路工作性能,工作頻率達152MHz,滿足設計要求。
【關鍵詞】：陣列處理器 多核多線程 處理單元 同時多線程 數(shù)據(jù)通信
【學位授予單位】：西安郵電大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP332
【目錄】：

• 摘要3-4
• ABSTRACT4-8
• 第1章 緒論8-12
• 1.1 課題的研究背景與意義8-9
• 1.2 國內(nèi)外研究現(xiàn)狀9-10
• 1.2.1 國外研究現(xiàn)狀9
• 1.2.2 國內(nèi)研究現(xiàn)狀9-10
• 1.3 論文的主要工作及組織結構10-12
• 1.3.1 論文主要工作10
• 1.3.2 論文組織結構10-12
• 第2章 并行處理器相關技術12-20
• 2.1 計算機分類12-14
• 2.2 并行處理技術14-15
• 2.3 指令級并行和數(shù)據(jù)相關性15-17
• 2.3.1 指令級并行(ILP)15-16
• 2.3.2 指令相關性16-17
• 2.4 數(shù)據(jù)級并行(DLP)17
• 2.5 線程級并行(TLP)和同時多線程(SMT)17-18
• 2.6 并行技術比較18-19
• 2.7 分析和總結19-20
• 第3章 時鐘共享多線程處理器介紹及其處理單元的總體設計20-26
• 3.1 時鐘共享多線程處理器介紹20-21
• 3.1.1 時鐘共享多線程處理器結構20-21
• 3.1.2 時鐘共享多線程處理器運行模式21
• 3.2 處理單元總體設計21-25
• 3.2.1 指令集系統(tǒng)結構(ISA)21-22
• 3.2.2 指令字編碼22
• 3.2.3 處理單元結構22-24
• 3.2.4 數(shù)據(jù)通信24-25
• 3.3 分析和總結25-26
• 第4章 處理單元的詳細設計與實現(xiàn)26-44
• 4.1 指令預取26-27
• 4.2 譯碼單元27-34
• 4.2.1 指令乒乓27-28
• 4.2.2 指令解析28-30
• 4.2.3 PC控制30-31
• 4.2.4 阻塞處理31-33
• 4.2.5 輸出控制33-34
• 4.3 指令調(diào)度器34-36
• 4.4 地址流水線36-38
• 4.5 存儲管理38-43
• 4.5.1 交叉存儲結構38-39
• 4.5.2 指令交叉存儲39-41
• 4.5.3 數(shù)據(jù)交叉存儲41-43
• 4.6 分析和總結43-44
• 第5章 功能仿真和綜合44-50
• 5.1 功能仿真44-48
• 5.1.1 指令預取測試44
• 5.1.2 基本指令測試44-46
• 5.1.3 線程間通信46-47
• 5.1.4 核間通信(近鄰通信)47-48
• 5.2 綜合報告48-49
• 5.3 分析和總結49-50
• 第6章 總結和展望50-52
• 6.1 總結50
• 6.2 展望50-52
• 參考文獻52-54
• 附錄 指令集54-56
• 攻讀學位期間取得的研究成果56-58
• 致謝58-59

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前2條

1 沈緒榜;;陣列處理器系統(tǒng)芯片的發(fā)展[J];電子產(chǎn)品世界;2010年Z1期

2 李濤;楊婷;易學淵;蒲林;錢博文;黃光新;黃虎才;韓俊剛;;螢火蟲2:一種多態(tài)并行機的硬件體系結構[J];計算機工程與科學;2014年02期

中國博士學位論文全文數(shù)據(jù)庫 前1條

1 韋健;低功耗邏輯電路設計及在RISC設計中的研究[D];浙江大學;2001年

中國碩士學位論文全文數(shù)據(jù)庫 前2條

1 陳英豪;基于RISC體系結構的處理器設計與RTL級實現(xiàn)[D];北京郵電大學;2006年

2 張晗;基于32位RISC體系結構的微處理器設計與研究[D];西安電子科技大學;2011年

  本文關鍵詞：時鐘共享多線程處理單元的設計與實現(xiàn)，由筆耕文化傳播整理發(fā)布。

本文編號：287804