嵌入式處理器被大量應(yīng)用于消費(fèi)市場(chǎng)上的各種數(shù)字設(shè)備中,例如手機(jī)、數(shù)碼相機(jī)、數(shù)碼攝像機(jī)以及汽車信息系統(tǒng)。由于消費(fèi)電子市場(chǎng)的快速發(fā)展,嵌入式處理器市場(chǎng)正不斷擴(kuò)大。傳統(tǒng)的嵌入式處理器的主要設(shè)計(jì)目標(biāo)是低成本、低功耗以及小的芯片面積。但隨著嵌入式應(yīng)用對(duì)計(jì)算能力的要求不斷提高,對(duì)高性能的32位嵌入式處理器的需求在持續(xù)上升。因此研究高性能32位嵌入式處理器的設(shè)計(jì)與開發(fā)是非常重要的。 本文介紹了Beta指令集結(jié)構(gòu),包括機(jī)器模型,完全的32條指令的編碼和規(guī)范,異常處理,以及軟件約定;基于Beta指令集結(jié)構(gòu),我們?cè)O(shè)計(jì)和實(shí)現(xiàn)了32位嵌入式處理器Beta5。Beta5是一種32位哈佛結(jié)構(gòu)RISC處理器,具有5級(jí)流水線和全旁路以及完整的Cache系統(tǒng),包括16KB的指令緩存和16KB數(shù)據(jù)緩存以及獨(dú)立的指令緩存控制器和數(shù)據(jù)緩存控制器。為提高性能,在Beta5中還采用了索引共享全局歷史算法分支預(yù)測(cè)模塊。本文詳細(xì)闡述了Beta5處理器的設(shè)計(jì)和實(shí)現(xiàn),包括Beta5處理器的整體結(jié)構(gòu)設(shè)計(jì),流水線及流水線控制器設(shè)計(jì),旁路及旁路控制器設(shè)計(jì),Cache技術(shù)分析與Cache系統(tǒng)設(shè)計(jì),以及動(dòng)態(tài)分支預(yù)測(cè)技術(shù)分析與動(dòng)態(tài)分支預(yù)測(cè)模塊的設(shè)計(jì);本文還介紹了Beta5的開發(fā)與測(cè)試流程,包括行為仿真、RTL設(shè)計(jì)與驗(yàn)證的流程和方法,FPGA開發(fā)與驗(yàn)證平臺(tái)以及利用ChipScope Pro在FPGA開發(fā)平臺(tái)上進(jìn)行硬件測(cè)試。
【學(xué)位單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2007
【中圖分類】：TP332
【文章目錄】：
摘要
ABSTRACT
第一章 引言
    1.1 課題背景與意義
    1.2 處理器軟核發(fā)展動(dòng)態(tài)
    1.3 課題研究內(nèi)容
    1.4 論文的組織
第二章 BETA 指令集結(jié)構(gòu)
    2.1 計(jì)算機(jī)模型
    2.2 指令編碼
    2.3 指令概述
    2.4 指令規(guī)范
    2.5 異常處理的擴(kuò)充
    2.6 軟件約定
    2.7 BETA 指令格式小結(jié)
第三章 BETA5 處理器設(shè)計(jì)
    3.1 BETA5 處理器整體結(jié)構(gòu)設(shè)計(jì)
    3.2 ALU 設(shè)計(jì)
    3.3 流水線冒險(xiǎn)問題
    3.4 旁路控制邏輯設(shè)計(jì)
    3.5 CACHE 分析與設(shè)計(jì)
    3.6 動(dòng)態(tài)分支預(yù)測(cè)技術(shù)分析
    3.7 取指令模塊設(shè)計(jì)
    3.8 異常與中斷處理
    3.9 流水線控制器設(shè)計(jì)
第四章 BETA5 的仿真與測(cè)試
    4.1 軟件仿真與測(cè)試
    4.2 使用FPGA 進(jìn)行硬件測(cè)試
第五章 總結(jié)及未來的工作
    5.1 總結(jié)
    5.2 未來的工作
致謝
參考文獻(xiàn)
攻碩期間取得的研究成果

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 韓梅;;基于嵌入式技術(shù)的數(shù)據(jù)記錄器研究[J];信息技術(shù);2011年06期

2 ;LabVIEW和CompactRIO實(shí)現(xiàn)清洗機(jī)流水線自動(dòng)化[J];軟件;2010年08期

3 丁莉;;基于ARM9的遠(yuǎn)程頻率采集系統(tǒng)設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2011年07期

4 鐘宏;劉地軍;;FPGA與嵌入式處理器通信設(shè)計(jì)與實(shí)現(xiàn)[J];信息安全與通信保密;2011年08期

5 陳海民;李崢;王瑞蛟;;嵌入式微處理器分支預(yù)測(cè)的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)應(yīng)用;2011年07期

6 張汝敏;張運(yùn)楚;鄭學(xué)漢;;智能攝像機(jī)技術(shù)及發(fā)展[J];計(jì)算機(jī)系統(tǒng)應(yīng)用;2011年07期

7 吳黎慧;蒲南江;張娟娟;;基于閃存陣列的高速存儲(chǔ)方法[J];電子測(cè)試;2011年07期

8 鞠乾翱;陳曉明;應(yīng)忍冬;;基于超聲波的頭部動(dòng)作偵測(cè)設(shè)計(jì)[J];信息技術(shù);2011年08期

9 刁玉;宋澤琳;馬令坤;;基于FPGA的CORDIC算法的改進(jìn)及實(shí)現(xiàn)[J];微型機(jī)與應(yīng)用;2011年16期

10 彭文亮;趙慧元;蘇禹;;傳感器技術(shù)在SMT傳輸系統(tǒng)中的應(yīng)用[J];電子設(shè)計(jì)工程;2011年08期

相關(guān)博士學(xué)位論文 前10條

1 霍文捷;嵌入式處理器安全運(yùn)行機(jī)制的研究與設(shè)計(jì)[D];華中科技大學(xué);2010年

2 孟建熠;超標(biāo)量嵌入式處理器關(guān)鍵技術(shù)設(shè)計(jì)研究[D];浙江大學(xué);2009年

3 殷燎;面向SoC的IP核及嵌入式處理器功能驗(yàn)證方法研究[D];浙江大學(xué);2010年

4 夏軍;32位RISC微處理器設(shè)計(jì)研究[D];華中科技大學(xué);2004年

5 陽曄;面向嵌入式處理器的代碼壓縮研究[D];浙江大學(xué);2007年

6 嚴(yán)偉;面向電機(jī)控制數(shù)字信號(hào)處理器設(shè)計(jì)和測(cè)試研究[D];上海大學(xué);2004年

7 朱巖;基于閃存的星載高速大容量存儲(chǔ)技術(shù)的研究[D];中國科學(xué)院研究生院（空間科學(xué)與應(yīng)用研究中心）;2006年

8 鄒連英;嵌入式TCP/IP以太網(wǎng)控制器芯片研究與設(shè)計(jì)[D];華中科技大學(xué);2006年

9 丁雅斌;隱式表達(dá)三維模型流水線的關(guān)鍵技術(shù)研究[D];天津大學(xué);2007年

10 趙江濱;傳感器網(wǎng)絡(luò)應(yīng)用開發(fā)基礎(chǔ)技術(shù)研究[D];華中科技大學(xué);2007年

相關(guān)碩士學(xué)位論文 前10條

1 張奕;32位5級(jí)流水線嵌入式處理器設(shè)計(jì)[D];電子科技大學(xué);2007年

2 王霞;一種超聲用的可變中心頻率數(shù)字帶通濾波器的FPGA設(shè)計(jì)[D];電子科技大學(xué);2008年

3 李明剛;64位MIPS微處理器的模塊設(shè)計(jì)和FPGA驗(yàn)證[D];合肥工業(yè)大學(xué);2005年

4 吳小軍;數(shù)字化服裝生產(chǎn)工藝信息技術(shù)研究[D];東華大學(xué);2006年

5 胡平;我國中小型服裝企業(yè)敏捷化生產(chǎn)模式的研究[D];天津工業(yè)大學(xué);2006年

6 陳博洋;防病毒引擎的設(shè)計(jì)研究[D];浙江大學(xué);2006年

7 陸洲;基于FPGA的嵌入式彩色圖像檢測(cè)系統(tǒng)[D];天津大學(xué);2006年

8 丁研;三棵樹車輛段修制改革的初步研究[D];西南交通大學(xué);2008年

9 王振群;低功耗流水線模數(shù)轉(zhuǎn)換器（ADC）關(guān)鍵單元電路設(shè)計(jì)[D];哈爾濱理工大學(xué);2009年

10 馮陽;基于嵌入式處理器的無線便攜式腦電采集系統(tǒng)設(shè)計(jì)[D];電子科技大學(xué);2012年

本文編號(hào)：2877443