隨著半導(dǎo)體技術(shù)與微處理器體系結(jié)構(gòu)的發(fā)展，處理器的性能不斷提高。發(fā)展相對滯后的存儲器使CPU和主存之間的速度差日益加大。Cache作為提高存儲子系統(tǒng)性能的一種有效途徑，使其成為當(dāng)前處理器體系結(jié)構(gòu)的研究熱點(diǎn)之一。在嵌入式處理器片上Cache的設(shè)計(jì)中，必須采用合理的設(shè)計(jì)思想，以較小的硬件代價(jià)來構(gòu)建高效的存儲層次結(jié)構(gòu)。 本文結(jié)合西北工業(yè)大學(xué)航空微電子中心所承擔(dān)的項(xiàng)目龍騰S2片上系統(tǒng)的開發(fā)，在成功地設(shè)計(jì)和實(shí)現(xiàn)了龍騰C2處理器片上混合Cache的基礎(chǔ)上，對動(dòng)態(tài)可配置分離Cache進(jìn)行了研究與設(shè)計(jì)。論文的主要工作如下： 1．介紹了龍騰S2片上系統(tǒng)，分析了龍騰C2處理器的體系結(jié)構(gòu)，并在此基礎(chǔ)上得出了龍騰C2 Cache的設(shè)計(jì)要求。 2．分析了龍騰C2 Cache的體系結(jié)構(gòu)、功能要求及時(shí)序與控制問題。詳細(xì)論述了龍騰C2 Cache的實(shí)現(xiàn)和優(yōu)化。最后介紹了龍騰C2 Cache在芯片中的物理布局。 3．在龍騰C2 Cache的基礎(chǔ)上，對動(dòng)態(tài)可配置分離Cache的配置原則、配置參數(shù)、配置算法和組織參數(shù)等相關(guān)問題進(jìn)行了分析和研究。設(shè)計(jì)了一種動(dòng)態(tài)可配置分離Cache。 4．在龍騰S2驗(yàn)證平臺上，對動(dòng)態(tài)可配置分離Cache進(jìn)行了建模、仿真與性能參數(shù)提取。并在龍騰S2的綜合環(huán)境與約束條件下，對動(dòng)態(tài)可配置分離Cache的命中時(shí)間進(jìn)行了評估和優(yōu)化。仿真與評估結(jié)果表明，與龍騰C2 Cache相比，該動(dòng)態(tài)可配置分離Cache的命中時(shí)間沒有增加且命中率高于龍騰C2Cache，提高了龍騰C2處理器的性能。
【學(xué)位單位】：西北工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2007
【中圖分類】：TP332
【部分圖文】：

卒 卒 卒l毅蕊‘ ‘一 一一一儼一‘卿，黯 ___黎 黎黎攀然璧挑務(wù){(diào)醚豁重愁麟豁熟排雌然舉罄澎赫豁葬攤象惑舞鑒淤纂撇鍘撅淤豁羚豁舞照龔杯群襄攀翠蒸鬢翠鑫濰羈囊瓣易纂舞輾繃旅 旅圖2一 1PCIO4模塊堆布局圖2.堆疊式的“針”“孔”總線連接。如圖2一1所示， pC104總線模塊之間總線

2.3.4功能單元描述龍騰C2處理器是是一款兼容于工nte1486DX4指令集的C工SC體系結(jié)構(gòu)的32位嵌入式微處理器。該微處理器的結(jié)構(gòu)如圖2一6所示，包括一個(gè)32位的整數(shù)處理單元(IEU)，一個(gè)浮點(diǎn)單元(FPU)，一個(gè)32KB的指令數(shù)據(jù)混合Caehe單元(UCU)，一個(gè)存儲器管理單元(MMU)，一個(gè)指令譯碼器(IDU)，一個(gè)總線接口單元(BIU)和一個(gè)微程序控制器(MCU)。另外，還包括一個(gè)保護(hù)測試單元和一個(gè)異常檢測單元。整數(shù)運(yùn)算單元(IEU)主要完成8/16/32位的算術(shù)、邏輯運(yùn)算。這個(gè)單元內(nèi)集成了一個(gè)寄存器堆、一個(gè)算術(shù)邏輯運(yùn)算單元、一個(gè)桶式移位器、一個(gè)乘法器和一個(gè)保護(hù)測試單元。保護(hù)測試主要檢測在保護(hù)模式下相應(yīng)的位、權(quán)限、大小范圍是否符合要求以確定是否發(fā)生了異常。在發(fā)生異常時(shí)向微控制器發(fā)送相關(guān)的異常信息。加減、邏輯運(yùn)算和移位操作都可以在一個(gè)周期內(nèi)執(zhí)行完畢。乘法器采用布斯編碼產(chǎn)生中間積

盻_「業(yè)人學(xué)碩十論文第二章龍騰S2系統(tǒng)及其處理器內(nèi)核如圖2一10所示為龍騰C2處理器流水線的組織與實(shí)現(xiàn)結(jié)構(gòu)圖。我們將各個(gè)功能部件的操作控制信號編寫為不同類別的微指令，然后在功能部件之間逐級傳遞這些微指令的方式來實(shí)現(xiàn)控制的流水化。龍騰C2處理器設(shè)置3類微指令，分別為MMU微指令、工EU微指令和FPU微指令。MMU微指令為MMU計(jì)算訪存物理地址所需的控制與數(shù)據(jù)信號。工EU微指令為工EU執(zhí)行相應(yīng)操作所需的控制與數(shù)據(jù)信號。FPU微指令則為FPU部件提供相應(yīng)的控制與數(shù)據(jù)信號。我們用這些微指令來表示每條指令執(zhí)行時(shí)所需的控制與數(shù)據(jù)信號，即微程序。然后由微程序控制單元有序的組織這些微指令序列，并交由譯碼單元在MMU、工EU和FPU之間逐級發(fā)射這些微指令，從而實(shí)現(xiàn)控制流水化和指令功能。 }}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}………………………… ……撮 111覆覆 覆，l翻緣瀚顴翁 翁翁馨馨 馨‘蕊霜 leee矍矍矍 矍 iiiiiLLLen助… … …馨馨馨馨馨馨馨馨馨 馨 馨 馨 馨 馨馨 馨 馨 馨 馨馨 馨 馨 馨 淤淤淤 淤淤淤淤淤淤 淤 淤淤口d哪“ “ ““““““““““““““““““““““““““““““““““““ ““ “ “ “ !!!!!!!deeodeeeeeee一}L
【相似文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 張彬;動(dòng)態(tài)可配置分離Cache的研究與設(shè)計(jì)[D];西北工業(yè)大學(xué);2007年

本文編號：2876393