相比于同構(gòu)多核處理器,異構(gòu)多核處理器上集成了不同粒度的處理器核心,使用結(jié)構(gòu)復(fù)雜、功能強大、功耗高的大核挖掘串行程序的ILP,使用結(jié)構(gòu)簡單、占用面積小、功耗低的小核挖掘并行程序的TLP。實際上,當(dāng)異構(gòu)多核處理器的大小核配置與任務(wù)負(fù)載的階段性行為特征相匹配時才能夠有效地提高系統(tǒng)性能和降低功耗。動態(tài)異構(gòu)多核處理器(Dynamic Heterogeneous Chip Multiprocessor, DHCMP)可以動態(tài)地將多個同構(gòu)的基本核重構(gòu)成不同粒度的邏輯核以滿足不同任務(wù)的需求,提高系統(tǒng)性能和降低功耗。然而,DHCMP僅僅具有改變邏輯處理器核配置的可能。能否精確感知任務(wù)的行為特征和對資源的需求、有效地分配計算資源,能否確保任務(wù)執(zhí)行的公平性,調(diào)度算法以及資源分配算法起著重要作用。本文的研究工作為旨在設(shè)計新的任務(wù)調(diào)度算法和資源分配算法以提高DHCMP整體性能、服務(wù)質(zhì)量和能效。 本文的研究工作和成果主要包括以下兩個方面： 1.設(shè)計了邏輯核資源分配算法PCPRA。在每個操作系統(tǒng)調(diào)度間隔內(nèi),資源分配器先根據(jù)任務(wù)的數(shù)目平均分配邏輯核,運行一定時鐘周期后,根據(jù)任務(wù)的性能(反映任務(wù)對資源的需求)對其進行排序,找出對資源需求小的任務(wù),減小所占用的邏輯核的粒度,并將從資源需求小的任務(wù)那里獲得的空閑基本核分配給對資源需求高的任務(wù),以增加該對資源需求高的任務(wù)占用的邏輯核的粒度。 2.分析了在動態(tài)異構(gòu)多核處理器上傳統(tǒng)調(diào)度算法的不足。根據(jù)在DHCMP上任務(wù)調(diào)度公平性的新的解釋,我們設(shè)計提出了性能感知的公平性調(diào)度算法PDP和PCFS調(diào)度算法。這兩個調(diào)度算法可以動態(tài)地感知任務(wù)負(fù)載的性能,以衡量程序?qū)Y源的需求,從而分配相應(yīng)的邏輯CPU時間,有效地改善了系統(tǒng)的服務(wù)質(zhì)量、性能和能效。 實驗中,我們通過TFlex模擬器模擬仿真SCMP、ACMP、DHCMP三種不同的處理器平臺。首先,在SCMP上分別運行CFS、DWRR、DP調(diào)度算法,在ACMP上運行ADWRR調(diào)度算法,在DHCMP(采用PERA資源分配算法)上運行DP、CFS、EDP、PDP、PCFS調(diào)度算法。實驗結(jié)果表明,PDP、PCFS調(diào)度算法在任務(wù)調(diào)度公平性、系統(tǒng)性能和能效上占絕對優(yōu)勢。然后,我們實現(xiàn)了PCPRA/PCFS組合,該組合在系統(tǒng)性能上明顯優(yōu)于PERA/PCFS組合,在其他方面也不遜于PERA/PCFS組合,說明PCPRA資源分配算法優(yōu)于PERA資源分配算法。
【學(xué)位單位】：中國科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2015
【中圖分類】：TP332
【部分圖文】：

例如圖1.1 (b),片上集成了大量的順序標(biāo)量處理器核，雖然能夠有利于開發(fā)線程級并行性，但對于對核的性能敏感（如指令并行性很大）的程序其運行的功率小但執(zhí)行時間大大增加，既嚴(yán)重影響了性能又沒有節(jié)省太多功耗。而現(xiàn)實情況是，同時運行的任務(wù)是多種多樣的，既有串行的，也有并行的。我們既需要提高串行程序的指令集并行度，又要充分挖掘并行程序的線程級并行性，因此，異構(gòu)多核處理器應(yīng)運而生。異構(gòu)多核處理器上放置了不同粒度的處理器核心，既集成了結(jié)構(gòu)復(fù)雜功能強大的處理器核心又集成了結(jié)構(gòu)簡單功耗低的處理器核心

而不允許改變IE、LI Icache/Dcache等。因此Wi的邏輯核重構(gòu)的操作更為簡單。通過調(diào)整EU的數(shù)目，一個邏輯可以是1到8個不等。Pooling (Homayoun et al, 2012)動態(tài)異構(gòu)多核處理器結(jié)構(gòu)在20的研宄小組提出。這種結(jié)構(gòu)中，按照第三維垂直對齊放置處理互共享資源，不同的層之間的通信開銷比較小，因此，處理器開銷較小的通信實現(xiàn)邏輯核粒度的改變。圖1.4 (a)和圖1.4 (傳統(tǒng)芯片和3D-Pooling結(jié)構(gòu)上處理器核的放置。每個物理核都用程序，能夠通過將臨近的其他物理核的資源與自己的指令窗處理能力更高的大核。還有，與其他動態(tài)異構(gòu)多核處理器存在差理器結(jié)構(gòu)中每個物理核都為亂序超標(biāo)量核。雖然通過增加計算提高處理器性能，但是這并不能抵消改變處理器核的配置如指的流水線和緩存的沖刷帶來的性能下降，因此在該處理器結(jié)輯處理器核的發(fā)射寬度以及計算部件的數(shù)目，但可以在垂直核指令窗口的大小。

圖1.5 TFlex結(jié)構(gòu)示意圖TFlex由32個相同的物理核組成，如上圖1.5所示。所有的物理核都能夠獨立的執(zhí)行應(yīng)用程序；也可以以2的指數(shù)倍（1、2、4、8、16、32六種粒度）調(diào)整邏輯核粒度來開發(fā)指令集并行性。邏輯處理器核的大小決定了其同時運行的超塊的數(shù)目。但是，當(dāng)邏輯核由八個以上的物理核構(gòu)成時，應(yīng)用程序在上面的性能改善不明顯，這主要是由于編譯優(yōu)化的不充分（Gebhartetal，2009)導(dǎo)致。為了解決這個問題，TFlex研宄小組從編譯的角度對指令超塊進行了優(yōu)化，并在2013年提出了 TFlex的升級版即T3(SumTetal，2012)結(jié)構(gòu)。Core Fusion的一個優(yōu)點就是只需要清空后對流水線進行重填即可，可惜該結(jié)構(gòu)只支持2、4兩種邏輯核粒度。WiDGET結(jié)構(gòu)中，只是能夠改變計算部件和指令窗口的大小，沒有必要清空緩存。這樣雖然能夠?qū)崿F(xiàn)細(xì)粒度的資源調(diào)整，但是縮小了處理器核性能的改變范圍。3D-Pooling邏輯核的粒度也受到限制。TFlex結(jié)構(gòu)中，編譯器在編譯程序的過程中就完成了指令超塊的劃分和數(shù)據(jù)依賴的分析，只需要硬件動態(tài)地改變邏輯核的大小即可。由于TTlex處理器結(jié)構(gòu)中邏輯核的粒度變化范圍比較廣，本文中我們選用該結(jié)構(gòu)作為我們的研宄平臺，
【相似文獻】

相關(guān)期刊論文 前10條

1 張浩;蘭峰;;多核處理器基本原理及其在汽車領(lǐng)域中應(yīng)用的展望[J];汽車科技;2007年03期

2 何軍;王飆;;多核處理器的結(jié)構(gòu)設(shè)計研究[J];計算機工程;2007年16期

3 肖紅;;基于多核處理器系統(tǒng)開發(fā)中的幾個問題[J];廣東廣播電視大學(xué)學(xué)報;2007年04期

4 張健浪;;三大于二,多核CPU之田忌賽馬[J];新電腦;2008年06期

5 都思丹;;前言:嵌入式多核處理器系統(tǒng)及視頻信號處理技術(shù)研究進展[J];南京大學(xué)學(xué)報(自然科學(xué)版);2009年01期

6 黃國睿;張平;魏廣博;;多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢[J];計算機工程與設(shè)計;2009年10期

7 張戈;胡偉武;黃琨;曾洪博;王君;;片上多核處理器的結(jié)構(gòu)級功耗建模與優(yōu)化技術(shù)研究[J];自然科學(xué)進展;2009年12期

8 萬志濤;章恒;張若淵;;基于多核處理器的深度包檢測的實現(xiàn)和性能評估[J];電信科學(xué);2009年S2期

9 李晉惠;寇立濤;喬永興;;用軟件來提高多核處理器性能的方法分析[J];工業(yè)儀表與自動化裝置;2010年01期

10 嚴(yán)婕;;針對多媒體應(yīng)用的多核處理器核間通信優(yōu)化[J];計算機應(yīng)用與軟件;2010年08期

相關(guān)博士學(xué)位論文 前10條

1 王淼;面向多核處理器的并行編譯及優(yōu)化關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2010年

2 魏海濤;面向多核處理器的數(shù)據(jù)流程序編譯關(guān)鍵技術(shù)研究[D];華中科技大學(xué);2010年

3 呂海;多核處理器芯片計算平臺中并行程序性能優(yōu)化的研究[D];北京工業(yè)大學(xué);2012年

4 李建華;片上多核處理器緩存子系統(tǒng)優(yōu)化的研究[D];中國科學(xué)技術(shù)大學(xué);2013年

5 杜建軍;共享高速緩存多核處理器的關(guān)鍵技術(shù)研究[D];重慶大學(xué);2011年

6 陳銳忠;非對稱多核處理器的若干調(diào)度問題研究[D];華南理工大學(xué);2013年

7 鄧林;單芯片多核處理器存儲優(yōu)化技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

8 呂正;多核處理器存儲系統(tǒng)的驗證方法研究[D];西北大學(xué);2013年

9 賴明澈;同步數(shù)據(jù)觸發(fā)多核處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2008年

10 蔣建春;異構(gòu)多核嵌入式軟件關(guān)鍵問題研究[D];重慶大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 謝子光;多核處理器核間通信技術(shù)研究[D];電子科技大學(xué);2009年

2 王興啟;多核處理器的有鎖編程與非阻塞算法研究[D];中原工學(xué)院;2011年

3 尤凱迪;高性能低功耗多核處理器研究[D];復(fù)旦大學(xué);2011年

4 楊國芳;多核處理器核間通信技術(shù)研究[D];哈爾濱工程大學(xué);2011年

5 姚宗寶;多核處理器的加速比研究與熱設(shè)計[D];蘇州大學(xué);2012年

6 韓毅宏;多核處理器網(wǎng)絡(luò)應(yīng)用研究[D];西安電子科技大學(xué);2010年

7 盛肖煒;多核處理器內(nèi)部核間通信研究[D];沈陽理工大學(xué);2013年

8 徐軍;多核處理器功耗和熱量模型研究及實現(xiàn)[D];上海交通大學(xué);2009年

9 奚海波;并行編程技術(shù)在多核處理器上的研究與應(yīng)用[D];東北師范大學(xué);2010年

10 王雪梅;嵌入式多核處理器的仿真器設(shè)計[D];國防科學(xué)技術(shù)大學(xué);2010年

本文編號：2860644