【摘要】： 本文開發(fā)了一個(gè)基于PCI總線的數(shù)據(jù)采集設(shè)備,用于完成對(duì)人體反應(yīng)能力的測(cè)試。論文介紹了PCI總線規(guī)范、體系結(jié)構(gòu)、工作原理和基本操作,說明了基于PCI總線的人體反應(yīng)速度測(cè)試系統(tǒng)的方案框架思想、硬件設(shè)計(jì)與實(shí)現(xiàn)、軟件設(shè)計(jì)與實(shí)現(xiàn)、算法描述、系統(tǒng)調(diào)試等方面的工作。 目前針對(duì)人體反應(yīng)速度的測(cè)試,廣泛應(yīng)用的計(jì)量時(shí)間方法是依據(jù)電容的充放電時(shí)間來測(cè)定的,這顯得粗糙進(jìn)而缺乏精確性。并且,已知的正常人的反應(yīng)能力均在毫秒級(jí)水平。這就要求更加精準(zhǔn)的數(shù)據(jù)采集與分析技術(shù)。我們知道在一定的CPU處理能力下,采取某種先進(jìn)的總線技術(shù)可以很大程度的提高通信的速度和準(zhǔn)確性。目前十分先進(jìn)的總線機(jī)制就是PCI總線,所以我們?cè)噲D開發(fā)一種基于PCI總線的數(shù)據(jù)采集設(shè)備來完成對(duì)人體反應(yīng)能力的測(cè)試。通過對(duì)此數(shù)字量數(shù)據(jù)采集卡的研發(fā),我們幾乎能夠掌握所有PCI總線設(shè)備的開發(fā)方法和共同思路,為其它PCI功能設(shè)備的研發(fā)指出了一般的框架。 論文第2章論述了PCI總線規(guī)范中總線協(xié)議和對(duì)配置空間的訪問以及基本傳輸過程和終止的實(shí)現(xiàn)思想。 PCI總線接口的實(shí)現(xiàn)方法主要有以下兩種:1)專用的PCI接口芯片。2)基于CPLD或FPGA設(shè)計(jì)PCI接口。本文采用前一種方法。 市場(chǎng)上有專用的PCI總線協(xié)議接口芯片,除了完整的實(shí)現(xiàn)PCI總線協(xié)議之外還提供了易于使用的用戶接口。使用這些專用芯片,開發(fā)周期短,不用設(shè)計(jì)復(fù)雜的接口邏輯,也不需要完全理解PCI規(guī)范的細(xì)節(jié)。缺點(diǎn)是用戶可能只使用到專用芯片的一部分功能,會(huì)造成一定的資源浪費(fèi)。本文第2章主要分析和介紹了PLX公司的PCI9052芯片的主要特點(diǎn)和器件功能。 論文第3章至第5章為論文主體部分。實(shí)現(xiàn)了基于PCI9052數(shù)據(jù)采集卡的人體反應(yīng)速度測(cè)試系統(tǒng)詳細(xì)設(shè)計(jì)。本文開發(fā)的PCI數(shù)據(jù)采集設(shè)備不僅可以應(yīng)用于人體反應(yīng)速度的測(cè)量,它能應(yīng)用在所有數(shù)字量的采集與控制系統(tǒng)中。成本很低,穩(wěn)定性和準(zhǔn)確性非常好。經(jīng)過拓展可應(yīng)用在工業(yè)控制的眾多領(lǐng)域。
【學(xué)位授予單位】：吉林大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2007
【分類號(hào)】：TP274;TP336
【圖文】：

圖 2.1 PCI 總線信號(hào)Fig.2.1 Signal of PCI local bus在圖 2.1 中，PCI 引腳定義按照功能排列，信號(hào)后面具有“#”標(biāo)志的，表示該信號(hào)是低電平有效；否則是高電平有效。下面是引腳信號(hào)類型定義。in Input（輸入）：是一種只用于輸入的標(biāo)準(zhǔn)信號(hào)。這里所謂的輸入是指從主板上輸出到 PCI 設(shè)備上的信號(hào)，比如時(shí)鐘信號(hào)、復(fù)位信號(hào)和電源信號(hào)等。out Output（輸出）：是一種標(biāo)準(zhǔn)的有效驅(qū)動(dòng)輸出信號(hào)。這里所謂的輸出是指從 PCI 設(shè)備上輸出到主板上的信號(hào)，比如 TDO 信號(hào)和 REQ#信號(hào)等。t/s Tri-State（三態(tài)）：是一種雙向的、三態(tài)的輸入/輸出引腳。s/t/s Sustained Tri-State（持續(xù)三態(tài)）：是一種每次由一個(gè)且只由一個(gè)單元擁有并驅(qū)動(dòng)的低有效、雙向的三態(tài)信號(hào)。o/d Open Drain（漏極開路）：允許多器件共用，可作“線或”用。PCI總線信號(hào)描敘如表 2.1—2.6 所示[2]。6

J 模式（復(fù)用模式）；SEEPROM 接口（93CS46）。其中S59XX系列的接口中Pass_Thru是從模式接口，其不如PCI905X系列的C模式或仿ISA接口使用方便，它是地址與數(shù)據(jù)復(fù)用的，它的分離處理比較復(fù)雜，用戶在分離時(shí)還需考慮數(shù)據(jù)總線的寬度以及I/O、Memory空間是在S59XX系列的PCI配置空間的哪一些基地址寄存器中方可正確處理。而PCI905X則只要配置一些寄存器即可，而不用在其外部弄一個(gè)很復(fù)雜的電路來支持其工作。特別對(duì)于老的ISA板轉(zhuǎn)PCI，PCI9052 則更是首選，因?yàn)槠鋬?nèi)部集成有相關(guān)轉(zhuǎn)換電路，用戶不用考慮在外部對(duì)PCI信號(hào)作相關(guān)處理[15]。由上可見，我們?cè)谠O(shè)計(jì)電路時(shí)要多方考慮，在作出對(duì)芯片的選擇后方可進(jìn)入實(shí)質(zhì)的設(shè)計(jì)。本系統(tǒng)的 PCI 接口卡設(shè)計(jì)采用了 PLX 公司的 PCI9052 芯片。下面將對(duì)它的功能進(jìn)行詳細(xì)介紹。2.3 PCI9052 功能特性PCI9052是PLX公司繼PCI9050后推出用于低成本適配器的總線目標(biāo)接口芯片，它完全符合PCI2.1規(guī)范。PCI9052內(nèi)部原理圖如圖2.2所示[16]。PCI9052與PCI9050一樣提供用于適配卡的小型而高性能的PCI總線目標(biāo)(從屬)接口，使ISA適配器可以迅速、低成本地轉(zhuǎn)換到PCI總線上。PCI9052使適配卡上的I/O數(shù)據(jù)傳送從ISA總線速度的8MHz加速到PCI的33MHz，可實(shí)現(xiàn)峰值132MB/S的數(shù)據(jù)傳輸能力。

圖 2.3 PCI9052 信號(hào)接口示意Fig.2.3 Signal of PCI9052 interfacePCI9052 的主要特點(diǎn)如下：1) 符合PCI2.1規(guī)范的目標(biāo)，接口芯片支持低成本從屬適配器。2) 支持Direct Slave(Target)數(shù)據(jù)傳輸模式，從PCI總線到局部總線零突發(fā)Memory讀寫或I/O尋址操作�？勺x寫雙向FIFO,用于高性能突發(fā)傳輸�？偸峭话l(fā)傳輸，但局部總線可以設(shè)置為突發(fā)傳輸或單周期操作。3) ISA模式支持PCI總線到ISA總線的單周期存儲(chǔ)器(8位、16位)讀寫和I4) 支持來自兩個(gè)局域總線的中斷，生成PCI中斷，或通過軟件寫內(nèi)部寄斷位。5) PCI9052局部總線接口由局部TTL兼容時(shí)鐘驅(qū)動(dòng)，又產(chǎn)生一個(gè)必要的內(nèi)這個(gè)時(shí)鐘異步于PCI時(shí)鐘，允許局部總線以獨(dú)立于PCI時(shí)鐘的速率運(yùn)fered PCI時(shí)鐘BCLKO可以通過50Ω的電阻與局部總線時(shí)鐘LCLK相連。6) 可編程的局部總線配置，支持多路復(fù)用和非多路復(fù)用8位、16位和32域總線。當(dāng)配置為復(fù)用方式時(shí)，有四個(gè)局部字節(jié)使能線LBE[3:0]#,26位A[27:2]，8 位、16位和32位數(shù)據(jù)線LAD[31:0]；當(dāng)配置為非復(fù)用方式時(shí)，部字節(jié)使能線LBE[3:0]#,28位地址線LA[27:0],8位、16位和32位數(shù)
【引證文獻(xiàn)】

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 付明明;基于PCI總線的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];河北科技大學(xué);2011年

2 高景陽;嵌入RSA加密算法網(wǎng)絡(luò)加密卡驅(qū)動(dòng)程序的實(shí)現(xiàn)[D];黑龍江大學(xué);2013年

本文編號(hào)：2852416