相變存儲(chǔ)器是硫系化合物隨機(jī)存儲(chǔ)器,因其具有非易失性、速度快、功耗低、壽命長(zhǎng)、與CMOS工藝兼容等優(yōu)點(diǎn)成為最有可能替代傳統(tǒng)存儲(chǔ)器的下一代存儲(chǔ)器之一。為了推動(dòng)相變存儲(chǔ)器的研究進(jìn)程,其器件單元的電學(xué)和存儲(chǔ)性能的表征是非常重要的,本論文主要開(kāi)展了相變存儲(chǔ)器器件單元測(cè)試系統(tǒng)和器件陣列演示系統(tǒng)的研制。 本文通過(guò)對(duì)相變存儲(chǔ)器的器件原理、結(jié)構(gòu)、電學(xué)性能分析,并綜合利用目前現(xiàn)有測(cè)試手段,提出了一套相變存儲(chǔ)器自動(dòng)化測(cè)試系統(tǒng)的方案,主要包括相變存儲(chǔ)器寫(xiě)擦操作與電壓脈沖參數(shù)關(guān)系表征、相變存儲(chǔ)器直流電學(xué)性能表征、相變存儲(chǔ)器疲勞特性表征。整個(gè)測(cè)試系統(tǒng)由硬件和軟件兩部分組成。其中硬件主要有脈沖信號(hào)發(fā)生器、阻抗測(cè)試儀、切換盒、數(shù)字采集卡、GPIB控制卡構(gòu)成;軟件部分的主要是用VC++對(duì)硬件設(shè)備進(jìn)行控制編程,實(shí)現(xiàn)了自動(dòng)化的虛擬儀器的操作界面。 本文通過(guò)對(duì)自動(dòng)化測(cè)試系統(tǒng)的軟硬件原理介紹,提出了利用阻抗匹配原理完善電壓脈沖信號(hào)的方法,并對(duì)脈沖信號(hào)的完整性和電阻測(cè)試進(jìn)行了誤差分析。結(jié)果發(fā)現(xiàn),脈沖信號(hào)的脈高、脈寬、下降沿的精度最高可達(dá)0.27%、0.05%、1.81%,電阻測(cè)試精度最高可達(dá)0.004%。根據(jù)表征結(jié)構(gòu)分析提出了一套標(biāo)準(zhǔn)測(cè)試流程,并利用現(xiàn)有器件單元進(jìn)行了驗(yàn)證性試驗(yàn)。實(shí)驗(yàn)發(fā)現(xiàn)相變存儲(chǔ)器的閾值電壓大約為1.4V:器件RESET脈沖參數(shù)脈高范圍為2.5-4V,脈寬范圍50ns-100ns;器件SET脈沖參數(shù)脈高范圍為1.5V-2V,脈寬范圍200ns-300ns。 同時(shí)本文對(duì)1T1R新結(jié)構(gòu)器件從測(cè)試原理、測(cè)試參數(shù)、測(cè)試方法進(jìn)行了研究,發(fā)現(xiàn)1T1R器件測(cè)試時(shí)保證脈沖信號(hào)對(duì)相變存儲(chǔ)單元操作的有效性,MOS管工作條件是源極和體端口接地,柵極工作電壓為0.9V以上。最后基于LabVIEW的編程環(huán)境設(shè)計(jì)了相應(yīng)的測(cè)試系統(tǒng)。 針對(duì)相變存儲(chǔ)器陣列結(jié)構(gòu)和相變存儲(chǔ)器器件的電學(xué)參數(shù),設(shè)計(jì)了一套可視化存儲(chǔ)性能操作的演示系統(tǒng),整個(gè)演示系統(tǒng)主要有解碼電路、讀出放大電路、控制單片機(jī)和可編程器器件電路構(gòu)成,為相變存儲(chǔ)器芯片設(shè)計(jì)和測(cè)試奠定了基礎(chǔ)。
【學(xué)位單位】：中國(guó)科學(xué)院研究生院（上海微系統(tǒng)與信息技術(shù)研究所）
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2008
【中圖分類】：TP333
【部分圖文】：

Tim6圖1.2不同的電脈沖所造成的相變材料溫度的變化器元件特性結(jié)構(gòu)極為簡(jiǎn)單，主要是相變材料的上下之間分別制徑，目前最為普遍被采用的結(jié)構(gòu)為T(mén)-shaPe結(jié)構(gòu)，相變材料與下電極之間加入加熱電極材料層，其好處間的接觸面積，可加強(qiáng)加熱電極的加熱效率并降低的結(jié)構(gòu)下，非晶區(qū)將會(huì)發(fā)生在電流密度最高的區(qū)域，的接觸區(qū)域。

第一章引言壓時(shí)(Vth)，非晶態(tài)的相變材料即會(huì)發(fā)生崩潰現(xiàn)象而使得高到SET操作所需的電流時(shí)，非晶態(tài)區(qū)域即會(huì)有結(jié)晶的樣地，相變材料在多晶態(tài)時(shí)會(huì)具有較低的阻值，當(dāng)外加電流時(shí)，材料即會(huì)有融化的現(xiàn)象。此時(shí)若配合足夠快的冷RESET到非晶態(tài)。除了上述既SET與SET的操作之外，即是讀取操作，圖中亦顯示了CRAM元件的讀取區(qū)間，的讀取電壓必須盡量低，以避免元件的狀態(tài)讀取時(shí)受到1，.1..1.4住1腸吐叻以

CRAM的ITIR結(jié)構(gòu)圖[28]
【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 宋凱;氧化鋅基阻變器件的構(gòu)建及其開(kāi)關(guān)特性研究[D];天津理工大學(xué);2012年

本文編號(hào)：2844837