本文關(guān)鍵詞：基于65nm工藝新型SRAM存儲(chǔ)單元設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

【摘要】：靜態(tài)隨機(jī)存儲(chǔ)器(static random access memory, SRAM)具有可靠性高、存取速度快及能夠和邏輯電路相兼容的特點(diǎn),使得它在高性能處理器和片上系統(tǒng)(system on chip, SOC)結(jié)構(gòu)中占據(jù)了重要的地位。對(duì)SRAM存儲(chǔ)單元的研究具有十分重要的意義。本文以低功耗、高穩(wěn)定性和較好的讀寫(xiě)能力的SRAM存儲(chǔ)單元為設(shè)計(jì)目標(biāo),提出了一種新型SRAM十二管存儲(chǔ)單元結(jié)構(gòu),和傳統(tǒng)SRAM單元相比,新型存儲(chǔ)單元結(jié)構(gòu)提高了寫(xiě)裕度,讀穩(wěn)定性,同時(shí)解決了半選問(wèn)題。本文主要研究工作如下：首先研究了傳統(tǒng)六管、四管、七管和八管存儲(chǔ)單元,分析了它們?cè)谧x、寫(xiě)和保持狀態(tài)下工作原理和優(yōu)缺點(diǎn)。并對(duì)他們的性能做了簡(jiǎn)單對(duì)比,從結(jié)構(gòu)上給出了性能差異的原因。其次,隨著工藝制程技術(shù)提高、電源電壓的下降以及存儲(chǔ)容量的增大,SRAM存儲(chǔ)單元的軟錯(cuò)誤率越來(lái)越高,SRAM存儲(chǔ)陣列在設(shè)計(jì)中廣泛采用了位交錯(cuò)技術(shù)來(lái)解決軟錯(cuò)誤問(wèn)題,但是位交錯(cuò)結(jié)構(gòu)會(huì)帶來(lái)半選問(wèn)題。本文分析半選問(wèn)題產(chǎn)生原因以及新型存儲(chǔ)單元結(jié)構(gòu)解決半選問(wèn)題原理。最后,在65納米1.2VCMOS工藝下對(duì)新型存儲(chǔ)單元的寫(xiě)能力,穩(wěn)定性和功耗分別進(jìn)行仿真,并和傳統(tǒng)六管單元進(jìn)行對(duì)比。仿真結(jié)果表明新型存儲(chǔ)單元結(jié)構(gòu)比傳統(tǒng)六管單元寫(xiě)裕度提高0.4倍,讀噪聲容限提高1.3倍,MUX為4時(shí)128單元?jiǎng)討B(tài)讀和寫(xiě)功耗分別下降了81.3%和88.2%。
【關(guān)鍵詞】：十二管單元 半選問(wèn)題 寫(xiě)能力 低功耗 讀穩(wěn)定性
【學(xué)位授予單位】：安徽大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TP333
【目錄】：

• 摘要3-4
• Abstract4-7
• 第1章 緒論7-13
• 1.1 課題研究背景7
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀7-9
• 1.3 MOS存儲(chǔ)器的分類9-11
• 1.4 本文章節(jié)安排11-12
• 1.5 本章小結(jié)12-13
• 第2章 傳統(tǒng)SRAM單元架構(gòu)及分析13-24
• 2.1 SRAM總體結(jié)構(gòu)13-14
• 2.2 傳統(tǒng)六管SRAM存儲(chǔ)單元14-18
• 2.2.1 電路結(jié)構(gòu)14-15
• 2.2.2 傳統(tǒng)六管單元的工作原理15-18
• 2.2.3 電路結(jié)構(gòu)優(yōu)缺點(diǎn)18
• 2.3 四管SRAM存儲(chǔ)單元18-19
• 2.3.1 電路結(jié)構(gòu)18
• 2.3.2 工作原理18-19
• 2.3.3 電路結(jié)構(gòu)優(yōu)缺點(diǎn)19
• 2.4 七管SRAM存儲(chǔ)單元19-21
• 2.4.1 電路結(jié)構(gòu)19-20
• 2.4.2 工作原理20-21
• 2.4.3 電路結(jié)構(gòu)優(yōu)缺點(diǎn)21
• 2.5 八管SRAM存儲(chǔ)單元21-23
• 2.5.1 電路結(jié)構(gòu)21-22
• 2.5.2 工作原理22-23
• 2.6 本章小結(jié)23-24
• 第3章 基于位交錯(cuò)結(jié)構(gòu)的SRAM單元設(shè)計(jì)24-42
• 3.1 SRAM單元中軟錯(cuò)誤與位交錯(cuò)結(jié)構(gòu)24-27
• 3.1.1 SRAM單元中的軟錯(cuò)誤24-25
• 3.1.2 位交錯(cuò)結(jié)構(gòu)25-27
• 3.2 位交錯(cuò)結(jié)構(gòu)所產(chǎn)生的問(wèn)題27-32
• 3.2.1 半選擇破壞27-31
• 3.2.2 半選單元的額外功耗31-32
• 3.3 解決半選問(wèn)題的技術(shù)分析和研究32-36
• 3.3.1 工藝級(jí)設(shè)計(jì)技術(shù)32-33
• 3.3.2 寫(xiě)返回技術(shù)33-34
• 3.3.3 基于存儲(chǔ)單元設(shè)計(jì)技術(shù)34-36
• 3.4 新型十二管存儲(chǔ)單元設(shè)計(jì)36-41
• 3.4.1 新型十二管存儲(chǔ)單元基本結(jié)構(gòu)36-37
• 3.4.2 新型十二管存儲(chǔ)單元工作原理37-39
• 3.4.3 新型十二管單元讀寫(xiě)操作時(shí)半選問(wèn)題39-41
• 3.5 本章小結(jié)41-42
• 第4章 新型十二管存儲(chǔ)單元性能分析42-51
• 4.1 寫(xiě)裕度仿真42-43
• 4.2 穩(wěn)定性仿真43-47
• 4.2.1 靜態(tài)噪聲容限仿真44-45
• 4.2.2 讀噪聲容限仿真45-47
• 4.3 靜態(tài)功耗仿真47-48
• 4.4 動(dòng)態(tài)功耗仿真48-50
• 4.4.1 讀功耗48-49
• 4.4.2 寫(xiě)功耗49-50
• 4.5 本章小結(jié)50-51
• 第5章 總結(jié)與展望51-53
• 5.1 設(shè)計(jì)總結(jié)51-52
• 5.2 工作展望52-53
• 致謝53-54
• 參考文獻(xiàn)54-58
• 攻讀碩士期間發(fā)表的論文58

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 柏娜;馮越;尤肖虎;時(shí)龍興;;極低電源電壓和極低功耗的亞閾值SRAM存儲(chǔ)單元設(shè)計(jì)[J];東南大學(xué)學(xué)報(bào)(自然科學(xué)版);2013年02期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前4條

1 丁輝;一種低功耗高穩(wěn)定的九管SRAM單元設(shè)計(jì)[D];安徽大學(xué);2015年

2 陳愿;一種工作在亞閾值條件下的低功耗九管SRAM單元的設(shè)計(jì)[D];安徽大學(xué);2014年

3 吳秋雷;低功耗SRAM存儲(chǔ)單元關(guān)鍵技術(shù)研究及電路設(shè)計(jì)[D];安徽大學(xué);2013年

4 連志敏;快速高穩(wěn)定性九管SRAM單元電路研究[D];西安電子科技大學(xué);2013年

  本文關(guān)鍵詞：基于65nm工藝新型SRAM存儲(chǔ)單元設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

，

本文編號(hào)：284432