發(fā)布時間：2020-10-14 20:40

　　 集成電路技術(shù)的不斷發(fā)展對高性能的I/O接口提出了越來越高的要求,目前I/O接口的數(shù)據(jù)傳輸速率遠遠沒有跟上芯片的發(fā)展要求。同時雙向傳輸邏輯(SBTL)就是為彌補芯片傳輸瓶頸而提出的,它用一個I/O引腳實現(xiàn)了同時發(fā)送和接收信號的功能,將有效數(shù)據(jù)帶寬提高了一倍。 本文在系統(tǒng)仔細研究國際上SBTL技術(shù)和各種實現(xiàn)技術(shù)的基礎(chǔ)上,設(shè)計了一個高性能的SBTL接口電路,完成了全定制的版圖設(shè)計和驗證。 根據(jù)傳輸線的性質(zhì)和信號反射原理,要得到理想的SBTL信號,輸出驅(qū)動器必須與傳輸線的阻抗完全匹配,而CMOS工藝下制作的MOS管溝道電阻值受工藝和溫度因素影響很大。本文設(shè)計了一個阻抗可變的輸出驅(qū)動器,并配套地設(shè)計了自適應(yīng)的阻抗控制電路,能在電路工作中實時調(diào)節(jié)輸出阻抗。在此基礎(chǔ)上,提出并實現(xiàn)了一種新型的自適應(yīng)阻抗控制電路——脈沖試探法自適應(yīng)阻抗控制電路,它能直接跟蹤傳輸線的阻抗變化,從而達到更好的阻抗匹配,并且節(jié)省了2個PAD和2個片外電阻。 整個SBTL系統(tǒng)采用偽差分信號傳輸技術(shù),以很小的代價達到類似差分電路的抗共模噪聲的能力。 所設(shè)計的SBTL接口帶有信號預(yù)矯正功能,能有效的提高高速信號傳輸?shù)目勾a間干擾能力,而且這種技術(shù)沒有像預(yù)加重技術(shù)那樣引入額外的EMI(電磁干擾)問題和額外功耗的開銷。 芯片采用0.18μm CMOS工藝,版圖的Spice模擬顯示能達到1GHz的工作頻率,單向數(shù)據(jù)傳輸2Gb/s,雙向同時傳輸達到4Gb/s,平均功耗僅18.9mW。
【學(xué)位單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2006
【中圖分類】：TP334.7
【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題研究背景
    1.2 SBTL的意義與研究現(xiàn)狀
        1.2.1 SBTL接口的意義
        1.2.2 國內(nèi)外研究現(xiàn)狀
    1.3 完成的主要工作
    1.4 文章結(jié)構(gòu)
第二章 I/O接口概述
    2.1 引言
    2.2 電壓模式和電流模式
    2.3 差分信號和單端信號
    2.4 單向傳輸和同時雙向傳輸
    2.5 傳輸線性質(zhì)和模型
        2.5.1 傳輸線的延時和阻抗
        2.5.2 傳輸線模型
    2.6 高速I/O接口電路信號完整性分析
        2.6.1 反射
        2.6.2 串?dāng)_
        2.6.3 地彈
    2.7 小結(jié)
第三章 SBTL總體方案設(shè)計
    3.1 引言
    3.2 SBTL信號傳輸方案
        3.2.1 電壓模式
        3.2.2 電流模式
        3.2.3 兩種模式比較
    3.3 動態(tài)參考信號
        3.3.1 分立參考信號
        3.3.2 共享雙參考信號
        3.3.3 共享單參考信號
    3.4 SBTL總體結(jié)構(gòu)
    3.5 小結(jié)
第四章 SBTL接收器設(shè)計
    4.1 引言
    4.2 二輸入接收器
        4.2.1 功能設(shè)計和性能要求
        4.2.2 電路設(shè)計
    4.3 四輸入接收器
        4.3.1 功能設(shè)計和性能要求
        4.3.2 接收器電路設(shè)計
        4.3.3 時鐘生成電路設(shè)計
    4.4 小結(jié)
第五章 SBTL驅(qū)動器設(shè)計
    5.1 引言
    5.2 驅(qū)動管原理分析
    5.3 可變輸出阻抗
        5.3.1 模擬方式可變阻抗
        5.3.2 數(shù)字方式可變阻抗
    5.4 預(yù)矯正信號
    5.5 小結(jié)
第六章 自適應(yīng)阻抗控制電路設(shè)計
    6.1 引言
    6.2 常規(guī)阻抗控制方法
    6.3 一種新型自適應(yīng)阻抗控制方法
        6.3.1 工作原理
        6.3.2 采樣電路的設(shè)計
        6.3.3 抖動檢測和鎖定電路
        6.3.4 亞穩(wěn)態(tài)檢測和消除電路
        6.3.5 下拉管阻抗控制
        6.3.6 時鐘生成電路
        6.3.7 參考電壓生成
    6.4 模擬
    6.5 小結(jié)
第七章 版圖設(shè)計
    7.1 功能模塊版圖設(shè)計
    7.2 ESD保護設(shè)計
第八章 模擬結(jié)果及測試方案
    8.1 模擬結(jié)果
    8.2 測試方案
        8.2.1 功能測試
        8.2.2 性能測試
第九章 結(jié)束語
    9.1 工作總結(jié)
    9.2 未來研究設(shè)想
致謝
參考文獻
作者在學(xué)期間取得的學(xué)術(shù)成果
附錄A 用Field Solver計算的W模型

【共引文獻】

相關(guān)期刊論文 前10條

1 楊盛波;唐寧;覃賢芳;;一種用于RFID標(biāo)簽芯片LDO穩(wěn)壓源的設(shè)計[J];安防科技;2008年12期

2 周明;;開關(guān)電源控制器在汽車電子產(chǎn)品中的應(yīng)用及研究[J];安徽科技;2008年03期

3 何曉燕;王慶春;;CMOS反相器電壓傳輸特性的分析和仿真[J];安康師專學(xué)報;2006年02期

4 段天睿;滕照宇;姚勇;李興紅;黃明炳;;柔性線路板串?dāng)_PSpice仿真分析及應(yīng)用[J];安全與電磁兼容;2009年05期

5 滕照宇;黎明柱;宋崇希;張昀;白維;周顯光;;硬盤微帶線路串?dāng)_問題的研究[J];安全與電磁兼容;2012年01期

6 祝曉笑;劉昌舉;蔣永富;;格雷碼在焦平面CMOS讀出電路中的應(yīng)用[J];半導(dǎo)體光電;2009年04期

7 錢可元;劉洪濤;紀春紹;;功率型發(fā)光二極管的壽命與失效分析[J];半導(dǎo)體光電;2011年03期

8 黃松壘;張偉;黃張成;方家熊;;基于輸入失調(diào)補償?shù)陌惦娏饕种谱x出電路研究[J];半導(dǎo)體光電;2011年03期

9 余有靈,許維勝,吳啟迪;電子鎮(zhèn)流器控制器中帶隙基準源的設(shè)計與實現(xiàn)[J];半導(dǎo)體技術(shù);2004年11期

10 楊振,顏永紅,齊良頡;利用CMOS技術(shù)實現(xiàn)pH-ISFET傳感器集成化的設(shè)計[J];半導(dǎo)體技術(shù);2004年12期

本文編號：2841162