發(fā)布時(shí)間：2020-10-13 17:15

　　 PCI-Express(3GIO)即第三代通用I/O總線,它的出現(xiàn)帶來(lái)了一場(chǎng)革命,不但能與原來(lái)的PCI設(shè)備兼容工作,還可以增強(qiáng)原有設(shè)備的性能。PCI-Express的特點(diǎn)就是高性能、高擴(kuò)展性、高可靠性、很好的升級(jí)性以及低花費(fèi)。今天的軟件應(yīng)用越來(lái)越依賴于硬件平臺(tái),特別是輸入輸出子系統(tǒng),日常應(yīng)用中常常會(huì)出現(xiàn)從視頻源和音頻源傳來(lái)的大量的流數(shù)據(jù)要處理,甚至有許多的數(shù)據(jù)是要求實(shí)時(shí)處理的。PCI-Express不僅能夠滿足極大輸入輸出總線帶寬的要求,同時(shí)在桌面系統(tǒng)、移動(dòng)系統(tǒng)、服務(wù)器、通訊系統(tǒng)、工作站、嵌入式系統(tǒng)中也能很好的得到應(yīng)用。 無(wú)疑PCI-Express是一種先進(jìn)的技術(shù),對(duì)于它的研究和應(yīng)用是相當(dāng)有意義和價(jià)值的。然而目前PCI-Express的相關(guān)研究和開(kāi)發(fā)主要集中在國(guó)外,可以參考的資料相當(dāng)少,因此要完成硬件具體實(shí)現(xiàn)具有相當(dāng)?shù)碾y度,設(shè)計(jì)過(guò)程函蓋了IC設(shè)計(jì)的前端到后端,需要具備一定的IC設(shè)計(jì)經(jīng)驗(yàn)。 數(shù)據(jù)鏈路層(DLL)在PCI-Express的三層架構(gòu)中介于數(shù)據(jù)事物層(TL)和物理層(PL)間,主要擔(dān)負(fù)提供可靠數(shù)據(jù)傳輸?shù)墓δ�。�?shù)據(jù)鏈路層設(shè)計(jì)代碼量較大,在Data Path上存在多路數(shù)據(jù)調(diào)度的問(wèn)題,其設(shè)計(jì)的好壞在后期的性能驗(yàn)證中也被證實(shí)有很大的影響,同時(shí)從性能角度出發(fā),CRC的計(jì)算不能采取按位運(yùn)算的方法,但采用多位同時(shí)計(jì)算的方法又要考慮電路延時(shí),為了達(dá)到目標(biāo)頻率需要精心設(shè)計(jì)電路,避免相關(guān)路徑延時(shí)太大,造成綜合不能達(dá)到要求。其他的功能部件,例如ACK/NAK機(jī)制和流量控制更新機(jī)制對(duì)于整體性能都有很大影響,因此數(shù)據(jù)鏈路層的設(shè)計(jì)在實(shí)現(xiàn)功能的基礎(chǔ)上,對(duì)于性能的思考也是十分重要的。
【學(xué)位單位】：浙江大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2006
【中圖分類】：TP336
【文章目錄】：
摘要
Abstract
目錄
圖表索引
表格索引
1.PCI-Express概述
    1.1 PCI-Express層次結(jié)構(gòu)
    1.2 PCI-Express設(shè)備／拓?fù)浣Y(jié)構(gòu)
    1.3 PCI-Express與PCI比較
        1.3.1 PCI總線危機(jī)
        1.3.2 PCI-Express對(duì)比PCI
    1.4 PCI-Express發(fā)展現(xiàn)狀
        1.4.1 PCI-Express規(guī)范的發(fā)展
        1.4.2 PCI-Express設(shè)備開(kāi)發(fā)應(yīng)用現(xiàn)狀
    1.5 PCI-Express未來(lái)發(fā)展趨勢(shì)
2.數(shù)據(jù)鏈路層概述
    2.1 數(shù)據(jù)鏈路層功能
        2.1.1 TLP的處理
        2.1.2 DLLP的處理
            2.1.2.1 ACK／NAK響應(yīng)機(jī)制
            2.1.2.2 流量控制機(jī)制
            2.1.2.3 功耗管理
        2.1.3 重發(fā)機(jī)制
    2.2 數(shù)據(jù)鏈路層性能
3.數(shù)據(jù)鏈路層設(shè)計(jì)實(shí)現(xiàn)
    3.1 整體架構(gòu)
    3.2 DLCMSM
    3.3 Arbiter設(shè)計(jì)
    3.4 TLP接收
    3.5 DLLP接收
    3.6 TLP發(fā)送
    3.7 TLP重發(fā)管理
    3.8 ASPM
    3.9 Controller的設(shè)計(jì)
    3.10 流量控制更新
4 綜合與時(shí)序優(yōu)化
    4.1 FPGA綜合
    4.2 關(guān)鍵路徑分析
    4.3 時(shí)序優(yōu)化
5 應(yīng)用實(shí)現(xiàn)與性能分析
6 總結(jié)
參考文獻(xiàn)
致謝

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 李杰;面向醫(yī)用CT三維重建系統(tǒng)PCIE數(shù)據(jù)傳輸接口的FPGA設(shè)計(jì)與實(shí)現(xiàn)[D];哈爾濱工業(yè)大學(xué);2009年

本文編號(hào)：2839447