隨著芯片規(guī)模的增大和復(fù)雜度的上升,片內(nèi)信號的觀測和控制更加困難,對芯片的測試及調(diào)試的難度也在不斷上升,芯片的測試和調(diào)試問題成為制約整個行業(yè)發(fā)展的重要因素。如何合理地對數(shù)字信號處理器進(jìn)行可測性設(shè)計、建立調(diào)試支持成為數(shù)字信號處理器設(shè)計的核心問題之一。 X-DSP是作者參與研制的一款高性能低功耗DSP。它具有高級的改進(jìn)哈佛結(jié)構(gòu),帶有專用邏輯功能的CPU,片內(nèi)存儲器,片內(nèi)外設(shè)和高度專業(yè)化的指令集。 本文根據(jù)X-DSP的體系結(jié)構(gòu)特點及X-DSP對測試的具體需求,提出并實現(xiàn)了包含邊界掃描設(shè)計和內(nèi)部全掃描測試技術(shù)在內(nèi)的一整套可測性設(shè)計方案。該方案充分考慮了X-DSP的內(nèi)部結(jié)構(gòu),以IEEE1149.1標(biāo)準(zhǔn)為基礎(chǔ),有針對性的選擇了一系列成熟可靠的可測性技術(shù)和方法,充分利用X-DSP所具有的處理能力和CPU特有的地址、數(shù)據(jù)總線結(jié)構(gòu),在盡量少的增加測試開銷的前提下很好的滿足了X-DSP對測試的需求。本方案采用自主設(shè)計掃描單元的方法實現(xiàn),大大的提高了設(shè)計的靈活性,為調(diào)試與測試的接口整合提供了支持。 本文深入研究了X-DSP在系統(tǒng)級、指令級、硬件結(jié)構(gòu)級等不同層次上對調(diào)試的需求,在上述測試結(jié)構(gòu)的基礎(chǔ)上設(shè)計了簡潔高效的片上硬件調(diào)試結(jié)構(gòu),以很少的調(diào)試硬件代價提供了很強的調(diào)試能力,通過掃描鏈結(jié)構(gòu)實現(xiàn)了高效的調(diào)試通信和控制通路,支持硬件設(shè)計人員對X-DSP內(nèi)部狀態(tài)的控制和觀察以及對用戶程序的調(diào)試分析,很好的滿足了X-DSP不同層次的調(diào)試需求。 同時本文將調(diào)試結(jié)構(gòu)、內(nèi)部掃描和邊界掃描集成在一起,使其共用測試引腳,降低了因測試而帶來的芯片引腳開銷。 為了保證設(shè)計的正確性,本文最后對該結(jié)構(gòu)進(jìn)行了較為完備的測試碼開發(fā)和功能驗證,驗證結(jié)果表明本文實現(xiàn)的測試與片上調(diào)試邏輯運行正確。該結(jié)構(gòu)已經(jīng)在投片后的X-DSP芯片中得到了實際應(yīng)用。在投片后的驗證過程中,該結(jié)構(gòu)配合X-DSP的集成開發(fā)環(huán)境,可以實現(xiàn)用戶程序的加載、運行、調(diào)試和分析。板級調(diào)試的實際結(jié)果表明,該結(jié)構(gòu)能夠正確運行。
【學(xué)位單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2009
【中圖分類】：TP368.11
【部分圖文】：

圖2.IX一DSP總體結(jié)構(gòu)圖X一DSP的總體結(jié)構(gòu)如圖2.1所示，主要可分為CPU內(nèi)核，片內(nèi)外設(shè)和片三丈部分。CP刃內(nèi)核X一DSP的CPU采用了擁有3條獨立的16位數(shù)據(jù)存儲總線和1條程序存

國防科學(xué)技術(shù)人學(xué)研究生院_l_程碩十學(xué)位論文態(tài)機處于下按Test一Logic一Reset狀態(tài);TRST上升為高電平后，TAP控制器陣TMS控制Test一Logie一Reset葉RunTest/ldle一Seleet一DR一Sean*Capture一DR*Shift一DR弓Exitl·DR弓Pause一DR弓ExitZ一DR*UPdate一DR*RunTest/ldle*Seleet一DR一Sean葉Select一IR一Sean葉C叩ture一IR*Shift一IR*Exitl一IR*update一IR順序進(jìn)行狀態(tài)轉(zhuǎn)換，與設(shè)計狀態(tài)轉(zhuǎn)換一致。

圖 5.2TAP狀態(tài)機波形5.42掃描過程驗證本過程驗證了掃描通路和旁路設(shè)置。如圖5.3為掃描鏈8進(jìn)入掃描狀態(tài)的模擬波形。首先通過cHAIN‘SL指令設(shè)置旁路控制寄存器的值為FEFh，表示選中掃描鏈8接入TDI和TDo之間，然后SCAN指令發(fā)出后進(jìn)入掃描狀態(tài)，掃描單元中的值隨鍘試時鐘TCK根據(jù)功I設(shè)定的值更新，同時原有的值串行移位至TDO。圖5.3掃描部分波形圖5.4為外設(shè)掃描鏈中DMA部分模擬波形，主要驗證了外圍設(shè)備掃描鏈選擇功能的正確性(為了方便觀察本圖將中間部分掃描過程剔除，僅余下開始和結(jié)束部分)。由圖中可以看到當(dāng)TRST由低電平變高時ECO，ECI
【參考文獻(xiàn)】

相關(guān)期刊論文 前5條

1 周樹杰,林小竹,周智堅;嵌入式系統(tǒng)的調(diào)試方案[J];北京石油化工學(xué)院學(xué)報;2001年02期

2 葉波，韋和民，鄭增鈺;多鏈掃描可測性設(shè)計中掃描鏈的選取[J];電子學(xué)報;1997年02期

3 徐國強,王玉艷,馬鵬,章建雄;基于微處理器的可測性設(shè)計[J];計算機工程;2002年09期

4 王丹萍,汪毓鐸,秦化渤;嵌入式系統(tǒng)的設(shè)計與調(diào)試技術(shù)[J];遼寧工學(xué)院學(xué)報;2004年06期

5 孫桂花,陳章龍,崔亮;嵌入式處理器調(diào)試系統(tǒng)的設(shè)計考慮[J];計算機工程與設(shè)計;2005年06期

本文編號：2839354