發(fā)布時間：2020-10-12 08:17

　　 本文主要闡述了基于TMS320C6713的嵌入式系統(tǒng)中1553B總線、多路高速串口的設(shè)計與實現(xiàn)。首先研究了TMS320C6713 DSP處理器的芯片架構(gòu)及應(yīng)用開發(fā)實例,詳細(xì)地設(shè)計了DSP擴(kuò)展模塊的邏輯設(shè)計,并進(jìn)行了DSP最小系統(tǒng)軟件設(shè)計及實現(xiàn)。然后對以SC28L202為核心的多路高速串口的設(shè)計與實現(xiàn)方案進(jìn)行了詳細(xì)討論,通過分析相應(yīng)的軟件配置實現(xiàn)了多路高速串口模塊的擴(kuò)展。接下來研究了1553B總線的相關(guān)協(xié)議及外部連接接口,敘述了1553B總線RT模式的軟件實現(xiàn)和測試過程。 本系統(tǒng)將DSP強(qiáng)大的數(shù)據(jù)處理能力、CPLD的靈活性和1553B總線的分布處理、集中控制和實時響應(yīng)的特點相結(jié)合,具有系統(tǒng)集成度高、處理速度快以及較強(qiáng)的通用性和可擴(kuò)展性。 該設(shè)計方案為基于DSP的嵌入式系統(tǒng)中1553B總線接口適配器及多路高速串口擴(kuò)展的深入研究,提供了一種通用的可行的解決方案,同時也為其它基于DSP的嵌入式系統(tǒng)的設(shè)計提供一定的參考。
【學(xué)位單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2009
【中圖分類】：TP368.1
【部分圖文】：

第2章系統(tǒng)框架及最小系統(tǒng)實現(xiàn)的組合邏輯為:中需要復(fù)位信號的器件有:TMS32OC6713、1553B總線協(xié)議芯片及多28L202芯片。SP晶振電路對DSP外接時鐘的倍頻可以使系統(tǒng)工作在225MHz內(nèi)的特定頻率下[8]本文設(shè)計中，DSP的外接輸入時鐘是通過外部有源晶振提供，連接到(204號)引腳。R矛用國國國口口

在串口中cPLD的測試可以分為功能仿真測試及系統(tǒng)測試[2sl，系統(tǒng)測試主要是在功能測試完成后進(jìn)行，在調(diào)試過程中考慮到僅測試CPLD部分不太方便，直接將CPLD與DSP一起進(jìn)行調(diào)試測試，這樣系統(tǒng)測試部分與多路高速串口測試重ZSCPLD功能測試主要是將連接到DSP與CPLD的控制信號進(jìn)行功能驗證，對接口中的讀/寫時序信號、串口片選信號、中斷請求、中斷響應(yīng)、中斷向量碼值等進(jìn)行測試卿l。3.4.2多路高速串口發(fā)送接收測試在系統(tǒng)中串口部分的主要功能是接收來自外部的信息，再按要求進(jìn)行處理后發(fā)送到相應(yīng)的通道內(nèi)，接收數(shù)據(jù)采用中斷進(jìn)行處理，一方面可以提高整個系統(tǒng)的性能，使DSP有更多的時間處理其它的任務(wù)，另一方面，系統(tǒng)的實時性也會有相應(yīng)的提高。在串口接收部分，利用串口調(diào)試助手輔助工具進(jìn)行測試，模擬外部數(shù)據(jù)的產(chǎn)生(從O到OX下F)，經(jīng)過串口到達(dá)DSP中，接收測試結(jié)果圖如圖3名所示。
【參考文獻(xiàn)】

相關(guān)期刊論文 前5條

1 郭在華;何建新;;基于TMS3206C6701高速浮點DSP的EMIF接口電路設(shè)計[J];成都信息工程學(xué)院學(xué)報;2006年05期

2 李尚柏 ,鄭高群 ,唐章利;TMS320C5409 DSP時鐘的編程控制[J];電子技術(shù);2003年03期

3 劉承;劉向東;李黎;;RS-422串口通信在DSP中的設(shè)計與應(yīng)用[J];工業(yè)控制計算機(jī);2006年03期

4 劉小芳,曾黃麟,呂炳朝;單片機(jī)的多串口擴(kuò)展技術(shù)的設(shè)計[J];計算機(jī)測量與控制;2004年11期

5 林強(qiáng),熊華鋼,張其善;DSP在1553總線接口技術(shù)中的應(yīng)用[J];微計算機(jī)應(yīng)用;2004年03期

本文編號：2837895