近年來(lái)，嵌入式微處理器正在被迅速地應(yīng)用到人們?nèi)粘Ｉ畹母鱾�(gè)方面。隨著半導(dǎo)體工藝技術(shù)的提高、體系結(jié)構(gòu)技術(shù)的不斷發(fā)展，以及應(yīng)用需求的不斷提高，對(duì)高性能嵌入式微處理器產(chǎn)品的需求量也越來(lái)越大。 提高嵌入式微處理器性能的一個(gè)途徑就是將以前在高端微處理器中應(yīng)用的技術(shù)下移到嵌入式微處理器中，使得成熟的技術(shù)可以被直接應(yīng)用到嵌入式微處理器中，從而直接改善嵌入式微處理器的性能。 向量技術(shù)已經(jīng)在許多高端的通用微處理器中得到應(yīng)用，并在媒體信息處理等應(yīng)用中取得了很好的效果。將向量技術(shù)應(yīng)用在嵌入式微處理器，必然會(huì)提高嵌入式微處理器處理類(lèi)似媒體信息等應(yīng)用的能力，從而擴(kuò)大嵌入式微處理的應(yīng)用領(lǐng)域。 本文提出了一種基于標(biāo)量向量混合執(zhí)行模型的體系結(jié)構(gòu)，并將之與標(biāo)量執(zhí)行模型、向量執(zhí)行模型進(jìn)行比較。通過(guò)Petri網(wǎng)模型分析與EDA工具的實(shí)驗(yàn)數(shù)據(jù)，證實(shí)標(biāo)量向量混合執(zhí)行模型適用于嵌入式微處理器的體系結(jié)構(gòu)設(shè)計(jì)。 本文提出了基于ARM V4指令集體系結(jié)構(gòu)擴(kuò)展的銀河TS-1指令集體系結(jié)構(gòu)，在同一個(gè)指令集內(nèi)同時(shí)支持標(biāo)量機(jī)制和向量機(jī)制。 本文提出了一種基于二進(jìn)制代碼向量化的方法，可以有效地檢測(cè)到二進(jìn)制代碼中單重循環(huán)的結(jié)構(gòu)，并能夠有效地對(duì)其可向量化的成份進(jìn)行向量化。 本文提出并設(shè)計(jì)了銀河TS-1 32位高性能嵌入式向量微處理器的體系結(jié)構(gòu)。銀河TS-1采用典型的RISC結(jié)構(gòu)，六級(jí)流水線，具有獨(dú)立的指令Cache和數(shù)據(jù)Cache。 基于標(biāo)量向量混合執(zhí)行模型，提出并設(shè)計(jì)了銀河TS-1中向量的實(shí)現(xiàn)機(jī)制。支持向量基本運(yùn)算操作，并能與標(biāo)量執(zhí)行機(jī)制完全融合。 另外，本文還研究了銀河TS-1的低功耗設(shè)計(jì)技術(shù)，研究了銀河TS-I對(duì)WISHBONE SoC接口的支持等設(shè)計(jì)技術(shù)。 最后，給出了銀河TS-1的PPGA以及ASIC實(shí)現(xiàn)方案。銀河TS-1已經(jīng)在FPGA上通過(guò)了驗(yàn)證，在UMC 0.25μm工藝上的ASIC實(shí)現(xiàn)也即將完成。 總的來(lái)說(shuō)，銀河TS-1是一個(gè)高性能的嵌入式向量微處理器，能夠兼容主流的嵌入式微處理器，支持向量處理，具有良好的接口，是一個(gè)具有自主知識(shí)產(chǎn)權(quán)的高性能嵌入式向量微處理器核。
【學(xué)位單位】：中國(guó)人民解放軍國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位年份】：2002
【中圖分類(lèi)】：TP332
【部分圖文】：

互5.2基本指令處理通路和數(shù)據(jù)通路根據(jù)銀河TS一1體系結(jié)構(gòu)的特點(diǎn)，并且參照標(biāo)準(zhǔn)的DLX五級(jí)流水線:取指、譯碼、執(zhí)行、訪存和寫(xiě)回，我們?cè)O(shè)計(jì)了銀河TS一1流水線核的指令流通路和數(shù)據(jù)通路。圖5.2顯示了銀河TS一1流水線核的基本系統(tǒng)框圖，從圖5.2中可以看到指令處理的大致流程是:首先從指令數(shù)據(jù)總線上取到指令，進(jìn)入譯碼器譯碼，根據(jù)譯碼的結(jié)果讀寄存器文件和形成各種控制信號(hào)，讀寄存器文件的一個(gè)結(jié)果知直接送到ALU的一個(gè)端口，另外的兩個(gè)結(jié)果Rill、RS要通過(guò)布斯乘法器或桶式移位器后進(jìn)入ALU的另一個(gè)端口，然后進(jìn)行ALU操作。ALU執(zhí)行的結(jié)果用來(lái)訪存或者直接寫(xiě)入寄存器文件。圖5.2銀河TS一1流水線核總體框圖銀河TS一1的數(shù)據(jù)通路包括處理器中的執(zhí)行單元，如算邏運(yùn)算單元(ALU)、布斯乘法器、桶式移位器等和寄存器文件以及它們之間的連接通路。數(shù)據(jù)通路中的功能部件均是用verllog語(yǔ)言描述的可綜合的RTL級(jí)設(shè)計(jì)。布斯乘法器是32位布斯乘法器，采用兩位一乘。64位輸出

Cache與指令cache的管理[66]。流水線核向存控發(fā)出存儲(chǔ)器訪問(wèn)請(qǐng)求，存控根據(jù)請(qǐng)求，訪問(wèn)數(shù)據(jù)Cache或者指令Cache，必要的時(shí)候，將訪問(wèn)外部SRAM存儲(chǔ)器，最后將訪存的結(jié)果返回給流水線核。在Cache與流水線核之間采用簡(jiǎn)單的應(yīng)答機(jī)制進(jìn)行通信。圖5.4給出了整個(gè)存儲(chǔ)子系統(tǒng)的框圖。第35頁(yè)

圖5.5存儲(chǔ)器的讀時(shí)序Cache與外部存儲(chǔ)器之間的速度匹配是通過(guò)在有限狀態(tài)機(jī)中設(shè)置相應(yīng)的計(jì)數(shù)器實(shí)現(xiàn)的。存儲(chǔ)器接口的模塊圖如圖5.6所示。flWAIT一一--一一月卜亡纓圖5.6存儲(chǔ)器接口模塊圖與TS一1的接口如圖5.7所示。圖5.7與銀河TS一1處理器核的接口圖第37頁(yè)
【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前4條

1 杜鵑;基于FPGA的高幀頻CMOS相機(jī)數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)[D];西安工業(yè)大學(xué);2011年

2 吳慶銀;基于嵌入式的安全計(jì)算機(jī)板卡的測(cè)試系統(tǒng)的研究[D];東北大學(xué);2009年

3 戚凌杰;面向處理器定制的模擬器快速生成方法[D];浙江大學(xué);2006年

4 李比翼;基于ARM的LCU測(cè)試系統(tǒng)的設(shè)計(jì)[D];中南大學(xué);2007年

本文編號(hào)：2836477