目前,SDR SDRAM、DDR SDRAM、DDR2 SDRAM憑借其價格低廉、容量大、速度快等優(yōu)點,仍然占據(jù)著高速存儲設(shè)備的主要市場,廣泛的應(yīng)用到消費類電子產(chǎn)品、通信類產(chǎn)品和大量嵌入式系統(tǒng)的設(shè)計開發(fā)中。因此能夠設(shè)計一款對SDR SDRAM、DDR SDRAM和DDR2 SDRAM都適合的內(nèi)存控制器,為各類不同系統(tǒng)中的設(shè)計開發(fā)與應(yīng)用提供了很大的便利,這樣一款內(nèi)存控制器將會具有良好的應(yīng)用前景。 論文在詳細研究了JEDEC組織制定的SDR SDRAM、DDR SDRAM和DDR2 SDRAM內(nèi)存的技術(shù)規(guī)范文檔基礎(chǔ)上,通過分析這三種內(nèi)存芯片的內(nèi)部功能模塊、控制操作命令及工作流程,總結(jié)出一套適合這三種內(nèi)存芯片的內(nèi)存控制器架構(gòu),然后采用了自頂向下(TOP-DOWN)的設(shè)計方法,使用VHDL語言完成了各功能模塊的RTL級的邏輯描述,通過綜合仿真對設(shè)計進行了功能驗證。最后通過Xilinx的Spartan3 FPGA完成了SDR SDRAM、DDR SDRAM、DDR2 SDRAM內(nèi)存控制器的硬件驗證及其在CMOS圖像采集系統(tǒng)上的應(yīng)用研究。 論文研究重點包括以下幾個方面: (一)對適用于SDR SDRAM、DDR SDRAM和DDR2 SDRAM的結(jié)構(gòu)、接口和時序進行了深入研究與分析,總結(jié)出內(nèi)存控制器設(shè)計中的關(guān)鍵技術(shù)特性。 (二)各內(nèi)存控制器的結(jié)構(gòu)劃分:由時鐘產(chǎn)生模塊、控制命令模塊、指令譯碼模塊和數(shù)據(jù)通道模塊組成,對各模塊的結(jié)構(gòu)及實現(xiàn)方法進行了分析和設(shè)計。 (三)采用自頂向下(TOP-DOWN)的設(shè)計方法,使用VHDL語言完成了各功能模塊的RTL級設(shè)計。 (四)使用Modelsim軟件進行功能仿真和Synplify Pro軟件進行邏輯綜合優(yōu)化。 (五)構(gòu)建了基于Xilinx的Spartan3 FPGA的各內(nèi)存控制器的硬件仿真平臺,完成了對內(nèi)存控制器的仿真驗證。 (六)完成了內(nèi)存控制器在CMOS圖像采集系統(tǒng)的應(yīng)用研究。 本論文完整論述了適合于SDR/DDR/DDR2 SDRAM內(nèi)存的內(nèi)存控制器的設(shè)計原理和具體實現(xiàn)。本文設(shè)計的控制器既實現(xiàn)了控制端口操作簡單,又能滿足對三種不同內(nèi)存(SDR SDRAM、DDR SDRAM和DDR2 SDRAM)的控制,具有適用性廣、實用性強的特點。從在CMOS圖像采集系統(tǒng)中的應(yīng)用中的結(jié)果來看,本內(nèi)存控制器在結(jié)構(gòu)和軟硬件設(shè)計方面均滿足了工程實際要求。
【學(xué)位單位】：太原理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2010
【中圖分類】：TP333
【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題研究背景
        1.1.1 DRAM 的發(fā)展
        1.1.2 SDR SDRAM 和DDR/DDR2 SDRAM
        1.1.3 SDR SDRAM 和DDR/DDR2 SDRAM 控制器的發(fā)展
    1.2 課題研究工作
    1.3 論文結(jié)構(gòu)
第二章 內(nèi)存控制器設(shè)計的關(guān)鍵技術(shù)
    2.1 內(nèi)存芯片的內(nèi)部結(jié)構(gòu)及其接口信號說明
        2.1.1 尋址原理和存儲單元
        2.1.2 SDR/DDR/DDR2 SDRAM 引腳定義和內(nèi)部結(jié)構(gòu)
    2.2 SDR SDRAM 和DDR/DDR2 SDRAM 的功能描述
        2.2.1 上電和初始化
        2.2.2 配置模式寄存器和擴展模式寄存器
        2.2.3 其他相關(guān)命令
        2.2.4 狀態(tài)轉(zhuǎn)移圖
    2.3 SDR 和DDR/DDR2 內(nèi)存控制器的功能劃分
        2.3.1 時鐘產(chǎn)生模塊
        2.3.2 控制命令模塊
        2.3.3 指令譯碼模塊
        2.3.4 初始化子模塊
        2.3.5 自刷新控制子模塊
        2.3.6 數(shù)據(jù)通道模塊
第三章 內(nèi)存控制器設(shè)計與實現(xiàn)
    3.1 整體架構(gòu)
        3.1.1 FPGA 模塊
        3.1.2 SDR/DDR/DDR2 內(nèi)存芯片模塊
        3.1.3 電源電路
        3.1.4 接口信號規(guī)劃
    3.2 各內(nèi)存控制器的設(shè)計層次
        3.2.1 SDR SDRAM 控制器的設(shè)計層次
        3.2.2 DDR SDRAM 控制器的設(shè)計層次
        3.2.3 DDR2 SDRAM 控制器的設(shè)計層次
    3.3 各模塊的RTL 級設(shè)計實現(xiàn)
        3.3.1 時鐘模塊（DCM_RTL）
        3.3.2 控制命令模塊（control_interface_RTL）
        3.3.3 指令譯碼模塊（command_RTL）
        3.3.4 初始化狀態(tài)機設(shè)計
        3.3.5 自刷新控制狀態(tài)機設(shè)計
        3.3.6 數(shù)據(jù)通道模塊（data_path_RTL）
第四章 內(nèi)存控制器設(shè)計的綜合仿真與驗證
    4.1 MODELSIM 仿真結(jié)果分析
    4.2 邏輯綜合優(yōu)化
        4.2.1 Synplify Pro 程序邏輯綜合
        4.2.2 邏輯綜合結(jié)果
    4.3 PCB 板級布局布線的關(guān)鍵技術(shù)
        4.3.1 信號完整性分析
        4.3.2 PCB 板布線的關(guān)鍵問題
    4.4 板級調(diào)試
第五章 內(nèi)存控制器在CMOS 圖像采集系統(tǒng)中的應(yīng)用
    5.1 CMOS 圖像采集系統(tǒng)
    5.2 內(nèi)存控制器在采集系統(tǒng)中的應(yīng)用
        5.2.1 采集系統(tǒng)的圖像控制模塊
        5.2.2 內(nèi)存控制器在采集系統(tǒng)中的應(yīng)用
        5.2.3 設(shè)計與實現(xiàn)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻
致謝
攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文目錄
附錄

【引證文獻】

相關(guān)期刊論文 前2條

1 楊娟;胡兵;沈翰寧;;無線通信系統(tǒng)射頻延時器的設(shè)計與實現(xiàn)[J];電視技術(shù);2012年07期

2 楊娟;胡兵;沈翰寧;;基于SDRAM的網(wǎng)絡(luò)延時器的設(shè)計與實現(xiàn)[J];科技信息;2011年29期

相關(guān)碩士學(xué)位論文 前3條

1 付鋒;基于TMS320DM6446的智能視頻分析系統(tǒng)硬件設(shè)計[D];太原理工大學(xué);2011年

2 蔡恒;基于嵌入式處理器的無線信息公告屏的研發(fā)[D];杭州電子科技大學(xué);2011年

3 趙樂;基于FPGA的高速實時數(shù)據(jù)采集存儲系統(tǒng)的設(shè)計[D];武漢理工大學(xué);2012年

本文編號：2832172