單芯片計算機將傳統(tǒng)PC機主板上的全部芯片最大限度地集成到單顆芯片中,使其重量、體積和功耗大幅下降,而性能卻會得到很大改善。本文圍繞8086單芯片計算機開發(fā)項目開展研究工作,采用IP/SoC的設(shè)計方法,研究了8086 CPU與片上總線、存儲器及I/O設(shè)備之間的接口設(shè)計,實現(xiàn)并驗證了8086單芯片計算機系統(tǒng)。 論文的主要工作和成果如下: 1.基于AMBA總線協(xié)議設(shè)計了CoC系統(tǒng)的片上總線; 2.設(shè)計了基于AMBA總線訪問協(xié)議的外設(shè)控制器,如鍵盤控制器、FLASH控制器、SD卡控制器、中斷控制器等; 3.設(shè)計了基于AMBA總線訪問協(xié)議的SDRAM控制器; 4.搭建了單芯片計算機的系統(tǒng)仿真平臺,并在其上完成了單芯片計算機系統(tǒng)的RTL級功能仿真; 5.基于Altera DE2開發(fā)板搭建了單芯片計算機的FPGA原型,經(jīng)驗證,支持Free DOS操作系統(tǒng)正常運行。 6.使用SMIC 350nm工藝進(jìn)行綜合,完成了ASIC前端設(shè)計。
【學(xué)位單位】：合肥工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2010
【中圖分類】：TP368.1
【文章目錄】：
摘要
ABSTRACT
致謝
第一章 緒論
    1.1 研究背景
        1.1.1 單芯片計算機和產(chǎn)業(yè)背景
        1.1.2 SoC 設(shè)計方法學(xué)
        1.1.3 單芯片計算機系統(tǒng)驗證實驗平臺
    1.2 研究內(nèi)容
    1.3 研究意義
    1.4 論文結(jié)構(gòu)
第二章 8086 CoC 系統(tǒng)CPU 簡介
    2.1 單芯片計算機的 CPU
    2.2 8086 CPU 的體系結(jié)構(gòu)
    2.3 8086 CPU 的總線接口時序
    2.4 本章小結(jié)
第三章 8086 CoC 系統(tǒng)的硬件設(shè)計
    3.1 8086 CoC 系統(tǒng)級設(shè)計
        3.1.1 8086 CoC 系統(tǒng)結(jié)構(gòu)與模塊劃分
        3.1.2 8086 CoC 系統(tǒng)的外特性
    3.2 8086 CoC 系統(tǒng)總線的設(shè)計
        3.2.1 AHB 數(shù)據(jù)通道
        3.2.2 APB 數(shù)據(jù)通道
    3.3 8086 CoC 存儲系統(tǒng)控制器的設(shè)計
        3.3.1 SDRAM 工作原理
        3.3.2 SDRAM 工作時序
        3.3.3 SDRAM 控制器的硬件實現(xiàn)
    3.4 8086 CoC 系統(tǒng)VGA 控制器的設(shè)計
        3.4.1 VGA 顯示原理
        3.4.2 VGA 控制器硬件實現(xiàn)
    3.5 8086 CoC 系統(tǒng)SD 卡控制器的設(shè)計
        3.5.1 SD 卡接口電路的設(shè)計
        3.5.2 SD 卡驅(qū)動的軟件編程
    3.6 8086 CoC 系統(tǒng)中斷控制器的設(shè)計
        3.6.1 8086 CoC 系統(tǒng)中斷處理過程
        3.6.2 8086 CoC 系統(tǒng)中斷向量表
        3.6.3 8086 CoC 系統(tǒng)中斷控制器的硬件結(jié)構(gòu)
    3.7 8086 CoC 系統(tǒng)鍵盤控制器的設(shè)計
        3.7.1 PS/2 鍵盤協(xié)議
        3.7.2 鍵盤控制器的硬件設(shè)計
    3.8 8086 CoC 系統(tǒng)FLASH 控制器的設(shè)計
        3.8.1 FLASH 控制器的系統(tǒng)結(jié)構(gòu)
        3.8.2 讀操作過程
    3.9 本章小結(jié)
第四章 8086 CoC 系統(tǒng)的VLSI 實現(xiàn)與驗證
    4.1 實現(xiàn)流程
    4.2 RTL 級設(shè)計
    4.3 功能驗證策略
        4.3.1 功能驗證方法概述
        4.3.2 8086 CoC 系統(tǒng)驗證策略
    4.4 8086 CoC 系統(tǒng)驗證過程及結(jié)果
        4.4.1 軟件仿真驗證
        4.4.2 FPGA 驗證
        4.4.3 邏輯綜合
    4.5 本章小結(jié)
第五章 總結(jié)與展望
    5.1 論文成果總結(jié)
    5.2 進(jìn)一步成果展望
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表的論文

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 張林;何春;;高速SDRAM控制器設(shè)計的FPGA實現(xiàn)[J];電子科技大學(xué)學(xué)報;2008年S1期

2 鄭學(xué)仁;鄧婉玲;范健明;陳玲晶;陳國輝;林曉偉;;基于FPGA的IP仿真驗證平臺(英文)[J];華南理工大學(xué)學(xué)報(自然科學(xué)版);2006年01期

3 楊震,文愛萍;SOC的關(guān)鍵技術(shù)和設(shè)計方法[J];微電子技術(shù);2001年05期

4 張亞平;賀占莊;;基于FPGA的VGA顯示模塊設(shè)計[J];計算機技術(shù)與發(fā)展;2007年06期

相關(guān)碩士學(xué)位論文 前6條

1 夏曉菲;超大規(guī)模專用集成電路的功能仿真和驗證[D];華中科技大學(xué);2004年

2 夏飛;基于FPGA組的ASIC邏輯驗證技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2005年

3 張華;8位MCU IP核的功能仿真與FPGA驗證[D];山東大學(xué);2006年

4 汪潤來;1024點復(fù)數(shù)專用FFT處理器的ASIC實現(xiàn)[D];電子科技大學(xué);2007年

5 孫璐;基于8086CPU單芯片計算機系統(tǒng)總線設(shè)計技術(shù)的研究[D];合肥工業(yè)大學(xué);2009年

6 馬亮;MPEG-4解碼器的運動補償VLSI設(shè)計與實現(xiàn)[D];合肥工業(yè)大學(xué);2009年

本文編號：2831110