當(dāng)代超大規(guī)模集成電路設(shè)計(jì)與制造技術(shù)日趨成熟,微處理器特別是嵌入式微處理器的設(shè)計(jì)實(shí)現(xiàn)發(fā)展迅速,精簡指令CPU (RISC)已成為SOC(片上系統(tǒng))研究與開發(fā)的主題,而開發(fā)可配置性和可擴(kuò)展性,使其能被用戶或開發(fā)者配置擴(kuò)展自己所需的性能從而獲得特定的速度、功耗和特性,達(dá)到應(yīng)用效率的最優(yōu)化已成為微處理器設(shè)計(jì)的必然趨勢。 論文首先簡單介紹了課題的目的和意義,概述了嵌入式處理器尤其是RISC處理器的發(fā)展及特點(diǎn),說明了可擴(kuò)展可配置處理器的發(fā)展概況。接下來本文探討了ARC 600處理器的整體架構(gòu),簡要介紹了該處理器的各種特性,詳細(xì)分析了它的可擴(kuò)展和可配置特性,介紹了ARC 600處理器核的32位/16位指令集設(shè)計(jì)。 然后根據(jù)這指令集進(jìn)行了ARC 600處理器結(jié)構(gòu)設(shè)計(jì)和模塊劃分,給出了ARC 600處理核心的結(jié)構(gòu)圖,接下來詳細(xì)介紹了寄存器組的劃分和配置,描述了包括五級(jí)流水、取指接口、指令對準(zhǔn)、LD/ST單元、主機(jī)接口和中斷系統(tǒng)等各主要功能模塊在系統(tǒng)中的地位和作用,以及詳細(xì)的設(shè)計(jì)實(shí)現(xiàn)過程。 系統(tǒng)設(shè)計(jì)完成之后,由于SOC設(shè)計(jì)驗(yàn)證的復(fù)雜性,系統(tǒng)驗(yàn)證平臺(tái)在整個(gè)設(shè)計(jì)中具有非常重要的作用,所以本文搭建了自動(dòng)化驗(yàn)證平臺(tái),然后描述了該平臺(tái)的組成和運(yùn)行方式,并在此基礎(chǔ)上對設(shè)計(jì)進(jìn)行了RTL級(jí)功能仿真驗(yàn)證,給出驗(yàn)證結(jié)果。最后用Design Compiler對設(shè)計(jì)進(jìn)行了邏輯綜合,本文詳細(xì)介紹了綜合設(shè)置和由可配置性決定的選項(xiàng)配置,說明了包括設(shè)計(jì)約束和優(yōu)化約束在內(nèi)的綜合過程,給出了綜合結(jié)果,最后靜態(tài)時(shí)序分析和形式驗(yàn)證的結(jié)果表明綜合完全正確。
【學(xué)位單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2007
【中圖分類】：TP332
【部分圖文】：

圖 2-1 ARC 600 結(jié)構(gòu)框圖Figure 2-1 Diagram of ARC 600 architecture(2) 預(yù)先和加速地址寄存器寫回；靜態(tài)指針支持；pc 相關(guān)選址；(3) 程序執(zhí)行：5 級(jí)流水線；單周期指令；條件 ALU 指令；單周期立；單指令帶延遲槽的轉(zhuǎn)移和跳轉(zhuǎn)；聯(lián)合比較和轉(zhuǎn)移指令；延遲通道實(shí)現(xiàn)；0 開銷循環(huán)；中斷和異常；異常級(jí)別；無屏蔽異常；屏蔽外部中斷；(4) 擴(kuò)展：111 個(gè)擴(kuò)展雙操作數(shù)指令代碼；64 個(gè)用戶擴(kuò)展雙操作數(shù)指令；28 個(gè)擴(kuò)展核寄存器；32 位可尋址輔助寄存器組；16 個(gè)外部條件編碼；配置寄存器；(5) 系統(tǒng)定制：主機(jī)接口；分離存儲(chǔ)器控制器；分離載入/存儲(chǔ)單元；分- 7 -

哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文器的擴(kuò)展分配位有符號(hào)地址進(jìn)行短范圍的尋址，輔助寄存器擴(kuò)展的話，地址范圍可達(dá) 0xFFFFFFFF，其中，另一半是用戶可擴(kuò)展的，如圖 2-2 所示。

圖 2-3 基本存儲(chǔ)器映射和有片外 RAM 的哈佛結(jié)構(gòu)存儲(chǔ)器映射Figure2-3 Basic memory map and Harvard with off-chip RAM memory map2.2.2.3 外圍配置ARC 的外圍都是存儲(chǔ)器映射的，而任何對 BVCI 仲裁器的存取都要通過數(shù)據(jù) cache，所以外圍的存取都必須使能數(shù)據(jù) cache 的旁路模式，即需要設(shè)置.DI后綴，從而避免對控制寄存器的緩存。外圍用圖 2-4 所示的格式映射到存儲(chǔ)器中：其中 REG_NUM 是寄存器號(hào)，不同的寄存器地址對應(yīng)不同的外圍，這些地址都是長字對準(zhǔn)的；INST 是指外圍實(shí)例化，可以為 0-F，第 0 個(gè)外圍映射到外圍例化號(hào)碼 0，第 1 個(gè)外圍映射到外圍例化號(hào)碼 1，依此類推；PERIPH_TYPE 是外圍類型，1 是 UART，2 是 EMAC；PAGE 是外圍頁起始地址（位 18 到可用存儲(chǔ)器尋址的最高位）。缺省頁設(shè)為 FC 從而給外圍0x00FC0000-0x00FFFFFF 的頁范圍，頁起始地址也是可配置的。圖 2-4 外圍映射格式

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 劉新云,熊國海;VHDL語言邏輯綜合的研究[J];電測與儀表;2002年08期

2 徐科,楊雪飛,朱柯嘉,閔昊;32位嵌入式RISC處理器的硬件驗(yàn)證[J];微電子學(xué);2003年06期

3 鄭偉,陳基祿;可配置、可擴(kuò)展的處理器Xtensa[J];微機(jī)發(fā)展;2002年02期

4 袁媛,謝巍,劉明業(yè);RTL綜合系統(tǒng)設(shè)計(jì)中時(shí)序邏輯綜合的實(shí)現(xiàn)方法[J];微電子學(xué)與計(jì)算機(jī);2001年01期

相關(guān)博士學(xué)位論文 前2條

1 趙文輝;電子產(chǎn)品并行設(shè)計(jì)方法及虛擬原型仿真環(huán)境研究[D];國防科學(xué)技術(shù)大學(xué);2002年

2 夏軍;32位RISC微處理器設(shè)計(jì)研究[D];華中科技大學(xué);2004年

本文編號(hào)：2830015