天堂国产午夜亚洲专区-少妇人妻综合久久蜜臀-国产成人户外露出视频在线-国产91传媒一区二区三区

當前位置:主頁 > 科技論文 > 計算機論文 >

兼容ARC指令集的RISC IP核的開發(fā)

發(fā)布時間:2020-09-29 17:07
   當代超大規(guī)模集成電路設計與制造技術日趨成熟,微處理器特別是嵌入式微處理器的設計實現(xiàn)發(fā)展迅速,精簡指令CPU (RISC)已成為SOC(片上系統(tǒng))研究與開發(fā)的主題,而開發(fā)可配置性和可擴展性,使其能被用戶或開發(fā)者配置擴展自己所需的性能從而獲得特定的速度、功耗和特性,達到應用效率的最優(yōu)化已成為微處理器設計的必然趨勢。 論文首先簡單介紹了課題的目的和意義,概述了嵌入式處理器尤其是RISC處理器的發(fā)展及特點,說明了可擴展可配置處理器的發(fā)展概況。接下來本文探討了ARC 600處理器的整體架構,簡要介紹了該處理器的各種特性,詳細分析了它的可擴展和可配置特性,介紹了ARC 600處理器核的32位/16位指令集設計。 然后根據這指令集進行了ARC 600處理器結構設計和模塊劃分,給出了ARC 600處理核心的結構圖,接下來詳細介紹了寄存器組的劃分和配置,描述了包括五級流水、取指接口、指令對準、LD/ST單元、主機接口和中斷系統(tǒng)等各主要功能模塊在系統(tǒng)中的地位和作用,以及詳細的設計實現(xiàn)過程。 系統(tǒng)設計完成之后,由于SOC設計驗證的復雜性,系統(tǒng)驗證平臺在整個設計中具有非常重要的作用,所以本文搭建了自動化驗證平臺,然后描述了該平臺的組成和運行方式,并在此基礎上對設計進行了RTL級功能仿真驗證,給出驗證結果。最后用Design Compiler對設計進行了邏輯綜合,本文詳細介紹了綜合設置和由可配置性決定的選項配置,說明了包括設計約束和優(yōu)化約束在內的綜合過程,給出了綜合結果,最后靜態(tài)時序分析和形式驗證的結果表明綜合完全正確。
【學位單位】:哈爾濱工業(yè)大學
【學位級別】:碩士
【學位年份】:2007
【中圖分類】:TP332
【部分圖文】:

結構框圖,結構框圖


圖 2-1 ARC 600 結構框圖Figure 2-1 Diagram of ARC 600 architecture(2) 預先和加速地址寄存器寫回;靜態(tài)指針支持;pc 相關選址;(3) 程序執(zhí)行:5 級流水線;單周期指令;條件 ALU 指令;單周期立;單指令帶延遲槽的轉移和跳轉;聯(lián)合比較和轉移指令;延遲通道實現(xiàn);0 開銷循環(huán);中斷和異常;異常級別;無屏蔽異常;屏蔽外部中斷;(4) 擴展:111 個擴展雙操作數(shù)指令代碼;64 個用戶擴展雙操作數(shù)指令;28 個擴展核寄存器;32 位可尋址輔助寄存器組;16 個外部條件編碼;配置寄存器;(5) 系統(tǒng)定制:主機接口;分離存儲器控制器;分離載入/存儲單元;分- 7 -

輔助寄存器,地址,符號地址,學位論文


哈爾濱工業(yè)大學工學碩士學位論文器的擴展分配位有符號地址進行短范圍的尋址,輔助寄存器擴展的話,地址范圍可達 0xFFFFFFFF,其中,另一半是用戶可擴展的,如圖 2-2 所示。

哈佛結構,存儲器


圖 2-3 基本存儲器映射和有片外 RAM 的哈佛結構存儲器映射Figure2-3 Basic memory map and Harvard with off-chip RAM memory map2.2.2.3 外圍配置ARC 的外圍都是存儲器映射的,而任何對 BVCI 仲裁器的存取都要通過數(shù)據 cache,所以外圍的存取都必須使能數(shù)據 cache 的旁路模式,即需要設置.DI后綴,從而避免對控制寄存器的緩存。外圍用圖 2-4 所示的格式映射到存儲器中:其中 REG_NUM 是寄存器號,不同的寄存器地址對應不同的外圍,這些地址都是長字對準的;INST 是指外圍實例化,可以為 0-F,第 0 個外圍映射到外圍例化號碼 0,第 1 個外圍映射到外圍例化號碼 1,依此類推;PERIPH_TYPE 是外圍類型,1 是 UART,2 是 EMAC;PAGE 是外圍頁起始地址(位 18 到可用存儲器尋址的最高位)。缺省頁設為 FC 從而給外圍0x00FC0000-0x00FFFFFF 的頁范圍,頁起始地址也是可配置的。圖 2-4 外圍映射格式

【參考文獻】

相關期刊論文 前4條

1 劉新云,熊國海;VHDL語言邏輯綜合的研究[J];電測與儀表;2002年08期

2 徐科,楊雪飛,朱柯嘉,閔昊;32位嵌入式RISC處理器的硬件驗證[J];微電子學;2003年06期

3 鄭偉,陳基祿;可配置、可擴展的處理器Xtensa[J];微機發(fā)展;2002年02期

4 袁媛,謝巍,劉明業(yè);RTL綜合系統(tǒng)設計中時序邏輯綜合的實現(xiàn)方法[J];微電子學與計算機;2001年01期

相關博士學位論文 前2條

1 趙文輝;電子產品并行設計方法及虛擬原型仿真環(huán)境研究[D];國防科學技術大學;2002年

2 夏軍;32位RISC微處理器設計研究[D];華中科技大學;2004年



本文編號:2830015

資料下載
論文發(fā)表

本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2830015.html


Copyright(c)文論論文網All Rights Reserved | 網站地圖 |

版權申明:資料由用戶c62cd***提供,本站僅收錄摘要或目錄,作者需要刪除請E-mail郵箱bigeng88@qq.com