隨著集成電路的復雜程度越來越高,系統(tǒng)芯片以及IP技術逐漸成為當今芯片設計技術發(fā)展的必然趨勢。芯片驗證也隨之成為當前研究的熱點,其大約占整個芯片設計工作量的40%-70%。隨著系統(tǒng)芯片中重用的IP模塊越來越多,如何快速有效地建立測試平臺,完成驗證工作,成為當今IC設計驗證領域中的重要研究方向之一。 本課題是國家高技術研究發(fā)展計劃項目(863計劃)“家庭網(wǎng)絡核心SoC平臺和整體解決方案”(項目編號2003AA1Z1110)的一個子課題。本課題在對家庭網(wǎng)絡核心SoC平臺以及當今的SoC驗證方法學的深入研究的基礎上,提出一套適合家庭網(wǎng)絡核心SoC(System On Chip)平臺的功能驗證方案。依據(jù)方案完成對AHB總線的功能驗證,包括制訂驗證計劃,建立測試平臺,以及開發(fā)測試激勵。本文中的測試平臺綜合使用基于編程語言接口和基于事務生成測試平臺的方法,并依據(jù)建立的事務庫,完成了測試激勵的設計工作,驗證的功能覆蓋率和代碼覆蓋率都達到了滿意的指標。同時在集成測試中,完成了VGA控制器IP核與AHB總線的互連,并依托測試平臺對VGA控制器IP核的從設備接口進行了驗證。 最后對本課題的工作進行了總結,并對今后研究工作進行了展望。
【學位單位】：青島大學
【學位級別】：碩士
【學位年份】：2006
【中圖分類】：TP336;TN406
【部分圖文】：

圖2.5HAB基本傳輸在HAB總線上，一次完整的傳輸可以分成兩個階段:地址階段與數(shù)據(jù)階段。地址階段傳送的是地址與控制信號，而數(shù)據(jù)階段則是讀/寫數(shù)據(jù)與響應信號。圖2.5說明了AHB上的基本傳輸。傳輸在數(shù)據(jù)階段時，若無法在1個時鐘周期內完成，從屬可用HREADY信號去延長(extend)傳輸。請參考圖2.6，當HREADY為LOW時，表示傳輸尚未結束，為HGIH時一，則代表目前的傳輸結束了，但結束時的狀態(tài)則需看從屬響應的HRESP信號(可能是OKAY或ERROR等)。

2.5說明了AHB上的基本傳輸。傳輸在數(shù)據(jù)階段時，若無法在1個時鐘周期內完成，從屬可用HREADY信號去延長(extend)傳輸。請參考圖2.6，當HREADY為LOW時，表示傳輸尚未結束，為HGIH時一，則代表目前的傳輸結束了，但結束時的狀態(tài)則需看從屬響應的HRESP信號(可能是OKAY或ERROR等)。圖2.6帶有延遲的傳輸由于一次傳輸需要兩個階段才能完成，為了增強總線的性能，AHB將多個傳輸串接(Pipeline)起來，前后傳輸之間的地址階段和數(shù)據(jù)階段是重疊在一起的。

AHB支持八種的迸發(fā)類型，用來指示進發(fā)的長度(傳輸?shù)膫�數(shù)，在AHB協(xié)議.中使用beat這個英文單詞)與地址間的關系。進發(fā)的長度指示一次進發(fā)中的節(jié)拍數(shù)目，而不是傳輸字節(jié)的數(shù)目。一次迸發(fā)傳輸中的數(shù)據(jù)總量由HS工ZE〔2:田指定，計算如下:節(jié)拍數(shù)目*數(shù)據(jù)量/節(jié)拍。下面列出由HBURTS【2:0]提供的AHB支持的/又種傳輸類型是:表2.2HAB支持的八種傳輸類型HBURST[2:0】COOCOI0IQ0111:11010全110111Tyl，eSD落CLEINC又WF七入夕4nJCR4幼j萬七入夕SINCRSWF匕氣夕16仆JCR16Deser!l)t!o一飛S云:飛gle仃an‘交r玩心:寸“，enti:19伙汀“。f姍‘peci丘ed二e公冬”14一b已at..\·foPp沮gb，.t:‘:要_b之a(chǎn)tincren玲n6n它bur‘tS一be掀w1JPP泣gb獄‘:S一b亡ati〔土cretl枯生丈七ingh各r毛t16一beotwr。即i:珍伙:r‘t芝6一be幾:蔥.l’cre:11即t三公g乞u:寫:

【引證文獻】

相關碩士學位論文 前1條

1 張朝華;一種16位數(shù)字信號處理器內核的研究與設計[D];上海交通大學;2008年

本文編號：2826008