近年來,集成電路工藝節(jié)點向14 nm和7 nm不斷推進,芯片設(shè)計的復(fù)雜度增加引起整體功耗和單位面積功耗密度急劇上升,導(dǎo)致芯片的可靠性和穩(wěn)定性降低。如何在新工藝和新技術(shù)背景下實現(xiàn)低功耗的設(shè)計目標,成為芯片設(shè)計密切關(guān)注的問題。本文的研究對象是某基帶芯片中的信號處理CPU模塊,該模塊規(guī)模約為111萬門,最高頻率為850 MHz�；谟⑻貭�14 nm工藝,使用Design Compiler完成了基于UPF的低功耗邏輯綜合,使用IC Compiler II完成了模塊基于UPF的物理設(shè)計,使用Cadence Conformal完成了邏輯等價性檢查,使用Power Compiler和PrimeTime PX進行功耗分析并在綜合階段和物理設(shè)計階段進一步優(yōu)化模塊的功耗。本文取得的主要研究成果如下:(1)通過UPF描述信號處理CPU模塊的供電需求和低功耗設(shè)計需求,首先完成了基于UPF的低功耗邏輯綜合,綜合完成后對設(shè)計的時序,功耗和面積進行評估。然后在低功耗綜合結(jié)果的基礎(chǔ)上權(quán)衡時序的要求,進一步優(yōu)化功耗:通過調(diào)整ICG的fanout使功耗優(yōu)化1%;通過合理設(shè)置建立時間過約束使功耗優(yōu)化0.8%。功耗優(yōu)化結(jié)果表明,Ma Corner下模塊的綜合功耗由原來的34.1905 mW進一步降低到33.6575mW,優(yōu)化了1.6%,效果較為顯著;建立時間違例為-64.9 ps,在可接受范圍內(nèi);模塊面積較優(yōu)化之前減少了0.7%。最后對RTL和綜合網(wǎng)表進行邏輯等價性檢查。(2)基于功耗優(yōu)化后的綜合結(jié)果,完成了模塊基于UPF的低功耗物理設(shè)計。在floorplan階段:定義模塊的面積和形狀,進行IO規(guī)劃,劃分物理電壓域,擺放hard macro,插入物理單元,構(gòu)建供電網(wǎng)絡(luò);然后進行標準單元布局,時鐘樹綜合及優(yōu)化,布線及優(yōu)化,最后對綜合和物理設(shè)計網(wǎng)表進行邏輯等價性檢查。(3)在基于UPF的低功耗物理設(shè)計過程中,使用了四種方法進一步優(yōu)化功耗:第一,通過優(yōu)化floorplan使功耗降低7%;第二,通過優(yōu)化標準單元布局使功耗降低5%;第三,使用SAIF輔助功耗優(yōu)化使功耗降低4%;第四,在物理設(shè)計中使用Synopsys公司的AWP模型使功耗降低0.7%。功耗優(yōu)化后,模塊的建立時間違例為-79.537 ps,保持時間違例為-207.944 ps,均可通過后續(xù)時序迭代達到收斂;模塊的面積由頂層分配,在物理設(shè)計和功耗優(yōu)化階段未改變;功耗優(yōu)化結(jié)果表明,在物理設(shè)計階段同時采用以上方法,Mrv corner下功耗由原來的71.5 mW進一步降低到61.6 mW,優(yōu)化了14%,效果顯著。該模塊所屬的基帶芯片已經(jīng)于2018年9月順利流片,目前處于測試階段,文中運用的綜合與物理設(shè)計方法對先進工藝高性能芯片的后端設(shè)計具有一定的參考價值,在綜合和物理設(shè)計過程中使用的功耗優(yōu)化方法也具有一定范圍的適用性。
【學(xué)位單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2019
【中圖分類】：TP332;TN402
【部分圖文】：

map_power_switch PS_BLOCK_DIG_dc1 -domain PD_BLOCK_SW_DIG xxxxxxx-lib_cells " libcell1 libcell2"圖3.3 物理設(shè)計中的電源開關(guān)單元截圖3.2.4 定義隔離單元實現(xiàn)電源門控需要在可關(guān)斷 power domain 和常開 power domain 之間插入隔離單

物理設(shè)計中的隔離單元截圖

map_retention_cell RET_PD_BLOCK_SW_DIG -domainPD_BLOCK_SW_DIG xxx-lib_cells "libcell1…"圖3.5 物理設(shè)計中的保持單元截圖3.2.6 定義電源狀態(tài)信息根據(jù)設(shè)計的需求，不同的工作狀態(tài)對應(yīng)不同的電壓。功耗與電壓的平方成正比，因此降低供電電壓是低功耗設(shè)計的基本方法，例如本模塊中內(nèi)核的供電電壓為 0.77V，相比于上一代產(chǎn)品其相應(yīng)的供電電壓降低了 0.1V。通過 add_power_state 為之前定義

【相似文獻】

相關(guān)期刊論文 前10條

1 曹學(xué)博;;基于標準單元模塊化放置的集成電路物理設(shè)計[J];信息系統(tǒng)工程;2013年09期

2 韓典榮,俞曉明;元認知理論在物理設(shè)計性實驗中的運用策略[J];大學(xué)物理實驗;2005年01期

3 劉芬芬;張勇;;物理設(shè)計性實驗教學(xué)的探索與研究[J];中國現(xiàn)代教育裝備;2009年11期

4 羅一平,李小云;大學(xué)物理設(shè)計性實驗教學(xué)的探討[J];江西科學(xué);2005年04期

5 邵玉璇;;物理設(shè)計題[J];初中生世界(九年級物理);2012年Z4期

6 王玉華;李雪梅;;淺析大學(xué)物理設(shè)計性實驗對學(xué)生科研素養(yǎng)的培養(yǎng)[J];管理觀察;2015年04期

7 張實華;;物理設(shè)計性實驗教學(xué)方法研究[J];科技信息(學(xué)術(shù)研究);2007年29期

8 梁遠博,何艷陽,張海燕,寧鋅;物理設(shè)計性實驗與科研工作相結(jié)合的嘗試[J];中山大學(xué)學(xué)報論叢;2001年01期

9 陳平;;以人為本,科學(xué)設(shè)計物理講學(xué)稿——初二物理設(shè)計講學(xué)稿的幾點見解[J];數(shù)理化學(xué)習(xí);2010年06期

10 吳華;;大學(xué)物理設(shè)計性實驗教學(xué)中合作學(xué)習(xí)的智力因素培養(yǎng)與策略探析[J];吉林省教育學(xué)院學(xué)報(學(xué)科版);2011年12期

相關(guān)會議論文 前10條

1 劉力軻;游定山;楊佳;元國軍;沈華;;集合通信芯片物理設(shè)計階段的驗證方法[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

2 邢士林;徐克尊;鳳任飛;武淑蘭;;一個高分辨快電子能量損失譜儀供電系統(tǒng)的物理設(shè)計和應(yīng)用[A];第7屆全國核電子學(xué)與核探測技術(shù)學(xué)術(shù)年會論文集（一）[C];1994年

3 熊旭亞;李忠良;繆正強;;西安脈沖堆參數(shù)查詢軟件物理設(shè)計[A];全國第六屆核儀器及其應(yīng)用學(xué)術(shù)會議論文集[C];2007年

4 楊國君;張卓;何小中;;750keV RFQ注入器物理設(shè)計[A];第三屆全國加速器技術(shù)學(xué)術(shù)交流會論文摘要集[C];2007年

5 劉洋;嚴煌;劉必慰;李振濤;詹武;;28nm共享存儲體模塊物理設(shè)計及優(yōu)化[A];第二十一屆計算機工程與工藝年會暨第七屆微處理器技術(shù)論壇論文集[C];2017年

6 唐兵;崔保群;馬瑞剛;馬鷹俊;黃青華;陳立華;馬燮;蔣渭生;;實時原位輻照裝置注入器物理設(shè)計[A];中國原子能科學(xué)研究院年報 2013[C];2014年

7 何小中;楊國君;龍繼東;李偉峰;楊興林;李成剛;荊曉兵;王敏鴻;李洪;李勤;張開志;;小型回旋加速器物理設(shè)計[A];第二屆全國核技術(shù)及應(yīng)用研究學(xué)術(shù)研討會大會論文摘要集[C];2009年

8 胡永明;劉志宏;石秀安;;輕水堆物理設(shè)計程序系統(tǒng)的發(fā)展與驗證[A];第三屆反應(yīng)堆物理與核材料學(xué)術(shù)研討會論文集[C];2007年

9 胡永明;劉志宏;石秀安;;輕水堆物理設(shè)計程序系統(tǒng)的發(fā)展與驗證[A];第三屆反應(yīng)堆物理與核材料學(xué)術(shù)研討會論文摘要集[C];2007年

10 鄧勇軍;李潤東;劉永康;馮琦杰;;聚變-裂變混合中子場初步物理設(shè)計[A];第四屆全國反應(yīng)堆物理與核材料學(xué)術(shù)研討會論文集[C];2009年

相關(guān)重要報紙文章 前10條

1 記者 桂運安;國際專家“點贊”合肥先進光源物理設(shè)計方案[N];安徽日報;2018年

2 胡偉武;龍芯1號研發(fā)紀事[N];計算機世界;2002年

3 清華大學(xué)計算機系設(shè)計 自動化實驗室 董社勤;規(guī)劃與布局[N];計算機世界;2005年

4 胡偉武;“龍芯”的成長日記[N];人民日報;2004年

5 高;D-Link DSL-604+ 有線、無線一肩挑[N];計算機世界;2003年

6 ;有線無線一肩挑[N];網(wǎng)絡(luò)世界;2003年

7 朗訊科技光網(wǎng)絡(luò)工程師 潘偉;深耕城域波分市場[N];通信產(chǎn)業(yè)報;2005年

8 聞丹巖;有線行 無線還行[N];中國計算機報;2003年

9 ;發(fā)展SOC面臨的主要問題[N];中國電子報;2001年

10 中科院計算所 李國杰;研制龍芯CPU的策略考慮[N];計算機世界;2002年

相關(guān)博士學(xué)位論文 前8條

1 吳波;高精度環(huán)形譜儀的物理設(shè)計[D];中國科學(xué)院大學(xué)(中國科學(xué)院近代物理研究所);2018年

2 南國芳;VLSI物理設(shè)計中關(guān)鍵問題求解的算法研究[D];天津大學(xué);2004年

3 李康;VLSI物理設(shè)計中布局及有約束的布局優(yōu)化[D];電子科技大學(xué);2010年

4 徐寧;用于VLSI物理設(shè)計的計算智能算法研究及應(yīng)用[D];電子科技大學(xué);2003年

5 呂冬明;基于自主嵌入式處理器的半自定制物理設(shè)計方法研究[D];浙江大學(xué);2009年

6 常寶方;集成電路規(guī)劃布局設(shè)計方法研究[D];蘭州大學(xué);2011年

7 劉曉冬;三維集成電路硅通孔匹配和倒裝芯片布線算法研究[D];復(fù)旦大學(xué);2013年

8 羅楊;超大規(guī)模集成電路物理設(shè)計中的直角斯坦納樹問題[D];南開大學(xué);2009年

相關(guān)碩士學(xué)位論文 前10條

1 高揚標;H265視頻編碼芯片層次化物理設(shè)計[D];福州大學(xué);2018年

2 鄧天英;基于14nm工藝信號處理CPU模塊的后端設(shè)計與功耗優(yōu)化[D];西安電子科技大學(xué);2019年

3 胥世俊;基于40nm工藝MCU芯片的低功耗物理設(shè)計的研究[D];天津工業(yè)大學(xué);2019年

4 黃瑩;基于16nm工藝集成電路低功耗物理設(shè)計技術(shù)研究[D];西安電子科技大學(xué);2018年

5 嚴煌;基于28納米工藝的DMA部件物理設(shè)計與全局總線互連技術(shù)研究[D];西安電子科技大學(xué);2018年

6 裴秉璽;高速接口物理設(shè)計與布局算法研究[D];國防科學(xué)技術(shù)大學(xué);2017年

7 高久頊;VLSI物理設(shè)計中的約束傳播性研究[D];青島理工大學(xué);2018年

8 林樹澤;數(shù)據(jù)庫信息系統(tǒng)物理設(shè)計優(yōu)化研究[D];天津大學(xué);2012年

9 姚文清;高中生解決物理設(shè)計性實驗問題的個案研究[D];廣西師范大學(xué);2004年

10 朱仁根;納米級工藝VLSI芯片低功耗物理設(shè)計研究[D];杭州電子科技大學(xué);2015年

本文編號：2818136