隨著數(shù)字通信技術(shù)的不斷發(fā)展,在許多應(yīng)用中要求使用高速數(shù)據(jù)采集系統(tǒng)。雖然近幾年單片ADC的速度有了很大提高,但是仍然難以在高速度的同時(shí)做到高精度。這是被現(xiàn)階段的模擬器件制造工藝所限制的,要想實(shí)時(shí)地實(shí)現(xiàn)突破這個(gè)瓶頸,唯一的方法就是并行多通道技術(shù)[1]。也稱為時(shí)間交替(Time-interleaved)模式,即前端并行逐次采樣后端串行多路復(fù)用。時(shí)間交替采樣技術(shù)是唯一的對(duì)輸入信號(hào)沒有限制的實(shí)時(shí)采樣技術(shù),可以突破AD轉(zhuǎn)換器以及相關(guān)器件工作速度的限制,得到超高速數(shù)據(jù)采集系統(tǒng)。 然而,由于時(shí)間交替采樣技術(shù)依賴于各子通道間的精確配合,這種技術(shù)不可避免地存在固有誤差。那就是各通道ADC之間的增益和偏置難以做到嚴(yán)格的一致,各通道間的采樣時(shí)鐘相位延時(shí)也難以做到準(zhǔn)確無偏。這樣,由于各通道間無法做到嚴(yán)格匹配,會(huì)給采樣后的信號(hào)帶來失真。由于這些誤差的存在,使得硬件上低成本實(shí)現(xiàn)時(shí)間交替采樣技術(shù)的可能性微乎其微,如何使用軟件方法在采樣后矯正所得的失真數(shù)據(jù)是本文的研究重點(diǎn)之一。 本文介紹了一種基于時(shí)間交替采樣技術(shù)的高速ADC系統(tǒng),整個(gè)系統(tǒng)采用全數(shù)字方式實(shí)現(xiàn)時(shí)間交替采樣技術(shù),結(jié)構(gòu)靈活多變。其最高采樣率可達(dá)1GSPS,采樣精度為8位,使用PLL和時(shí)鐘分配芯片為4塊8位250MSPS的ADC提供采樣時(shí)鐘,使用FPGA+DSP的后端處理系統(tǒng)對(duì)采樣得到的數(shù)據(jù)進(jìn)行分析和矯正,矯正后的有效位數(shù)達(dá)到6.5位以上。 在本項(xiàng)目中,本人設(shè)計(jì)和調(diào)試了系統(tǒng)硬件,對(duì)采樣后數(shù)據(jù)的誤差在時(shí)域和頻域上進(jìn)行了分析,在Matlab上研究了在時(shí)域上進(jìn)行誤差矯正的算法,并最終在DSP上實(shí)現(xiàn)了采樣誤差矯正,同時(shí)對(duì)本采樣系統(tǒng)的一些指標(biāo)進(jìn)行了評(píng)估。
【學(xué)位單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2007
【中圖分類】：TP274.2;TP335
【部分圖文】：

圖 1-1 AD12401(左)和 AD12500(右)的原理框圖我們可以看到，在這兩塊 AD 中，不僅有關(guān)鍵的精確時(shí)鐘產(chǎn)生電路，精確參考電壓模塊，并行 AD 模塊，同時(shí)還有相當(dāng)于 VirtexII 級(jí)別的 FPGA 實(shí)現(xiàn) AFB 從而來進(jìn)行誤差校正。1.2 項(xiàng)目?jī)?nèi)容在上述背景下，本項(xiàng)目將首先設(shè)計(jì)出基于時(shí)間交替采樣技術(shù)的高速數(shù)據(jù)采集和處理系統(tǒng)；并基于該系統(tǒng)分析時(shí)間交替采樣中各通道間的匹配誤差對(duì)采樣后數(shù)據(jù)在時(shí)域和頻域上的影響；提出誤差矯正算法并在 MATLAB 上仿真；將該算法在DSP 上實(shí)現(xiàn)并對(duì)整個(gè)系統(tǒng)進(jìn)行指標(biāo)測(cè)試。本項(xiàng)目在設(shè)計(jì)時(shí)，模擬部分采用 PLL 和時(shí)鐘分配芯片為 4 塊 8 位 250MSPS 的ADC 提供采樣時(shí)鐘，數(shù)字部分采用 FPGA 和 DSP 級(jí)聯(lián)的硬件處理架構(gòu)。這種體系結(jié)構(gòu)的優(yōu)點(diǎn)是：采樣時(shí)鐘的組成方式靈活多變，使得我們能夠利用本系統(tǒng)組成多種采樣和處理平臺(tái)；同時(shí)后端的 FPGA 提供了強(qiáng)大的數(shù)據(jù)緩存和重組合能力。利

時(shí)間交替采樣技術(shù)，也叫做并行多通道采樣技術(shù)，它的目標(biāo)是通過時(shí)域上M個(gè)ADC的交替工作來達(dá)到單塊ADC采樣的效果，速度也達(dá)到原來單塊ADC的M倍。我們以雙通道系統(tǒng)為例介紹時(shí)間交替采樣技術(shù)的原理。如圖2-1,雙通道時(shí)間交替采樣系統(tǒng)是在采樣系統(tǒng)中應(yīng)用了2 套采樣電路( 包括采樣保持器、ADC、存儲(chǔ)器等) 同時(shí)工作。一路在正時(shí)鐘的上升沿采樣,采得樣本1、3、5、7、9 點(diǎn)等;另一路在正時(shí)鐘的下降沿,即負(fù)時(shí)鐘的上升沿采樣,采得樣本2、4、6、8、10 等點(diǎn)。圖 2-1 雙通道并行采樣系統(tǒng)原理當(dāng)時(shí)鐘脈沖的占空比為50%時(shí),整個(gè)采樣系統(tǒng)的工作頻率就是所用時(shí)鐘頻率的2

運(yùn)算放大器輸出的時(shí)域波形

【引證文獻(xiàn)】

相關(guān)期刊論文 前3條

1 呂書勇;;一種超高速數(shù)據(jù)采集與分析系統(tǒng)設(shè)計(jì)[J];煤炭技術(shù);2011年06期

2 沈紹祥;葉盛波;方廣有;;基于無載頻脈沖雷達(dá)信號(hào)的高速數(shù)字采樣方法與實(shí)現(xiàn)[J];雷達(dá)學(xué)報(bào);2012年02期

3 朱志東;鄒月嫻;陶閣;;一種寬帶高性能TIADC時(shí)鐘發(fā)生器[J];數(shù)據(jù)采集與處理;2009年S1期

相關(guān)碩士學(xué)位論文 前10條

1 于洋;基于DSP和FPGA的雙通道1GHz高速ADC數(shù)據(jù)采集系統(tǒng)[D];鄭州大學(xué);2011年

2 李小波;儀器自檢技術(shù)的研究和實(shí)現(xiàn)[D];杭州電子科技大學(xué);2010年

3 王啟;TI-ADC系統(tǒng)通道失配校準(zhǔn)技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2010年

4 陽方明;基于PXI示波器的模擬前端及ADC電路研究[D];哈爾濱工業(yè)大學(xué);2011年

5 刁克巍;信號(hào)處理板的采集與顯示模塊的設(shè)計(jì)與實(shí)現(xiàn)[D];哈爾濱工程大學(xué);2011年

6 王璽;高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];清華大學(xué);2008年

7 嚴(yán)宇;6GSPS并行數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)[D];電子科技大學(xué);2009年

8 姚笛;基于FPGA的數(shù)字存儲(chǔ)示波器研究[D];武漢理工大學(xué);2010年

9 魏圣楠;1.5Gsps高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[D];電子科技大學(xué);2010年

10 張娟;1.5Gsps高速信號(hào)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)[D];電子科技大學(xué);2010年

本文編號(hào)：2808513