首先,介紹本課題所設(shè)計(jì)的微處理器的研究背景及技術(shù)路線,即保持對(duì)經(jīng)典8051指令集后向兼容的前提下,通過(guò)重新進(jìn)行微體系結(jié)構(gòu)設(shè)計(jì)為突破口來(lái)提高系統(tǒng)性能。然后,介紹指令流水線的結(jié)構(gòu)設(shè)計(jì),包括兩路超標(biāo)量結(jié)構(gòu),分支預(yù)測(cè)以及動(dòng)態(tài)執(zhí)行。隨后,闡述整數(shù)運(yùn)算單元,邏輯和位尋址運(yùn)算單元,訪存部件和分支部件的設(shè)計(jì)。接著,闡明基于分頁(yè)虛擬地址的存儲(chǔ)管理部件的設(shè)計(jì),并給出驗(yàn)證方法及性能評(píng)測(cè)。本課題設(shè)計(jì)的嵌入式微處理器經(jīng)歷如下階段:完成設(shè)計(jì)及驗(yàn)證策略文檔,編寫RTL代碼,代碼檢查,RTL仿真,FPGA驗(yàn)證,最后進(jìn)行門級(jí)仿真。文中給出了設(shè)計(jì)BUG收斂的累計(jì)過(guò)程,顯示本課題所設(shè)計(jì)的微處理器的設(shè)計(jì)驗(yàn)證中設(shè)計(jì)BUG收斂迅速,在RTL仿真前已排除大部分嚴(yán)重錯(cuò)誤,FPGA驗(yàn)證前已排除全部嚴(yán)重BUG和99%其它BUG。最后使用富士通微電子90nm工藝一次流片成功并成功量產(chǎn)。測(cè)試表明,在相同工作時(shí)鐘頻率下,運(yùn)行成熟商用系統(tǒng)軟件的效率可達(dá)經(jīng)典8051的30倍以上,最高指令吞吐率每時(shí)鐘周期兩條指令,說(shuō)明本課題所設(shè)計(jì)的微處理器技術(shù)路線選擇正確,流水線效率高,高速緩存容量足夠。同時(shí)指出,由于未實(shí)現(xiàn)三級(jí)存儲(chǔ)體系和數(shù)據(jù)高速緩存,本處理器工作在100MHz以上性能的提升會(huì)受限。另外,在驗(yàn)證中使用配置約束的自動(dòng)生成隨機(jī)指令序列的方面也還需加強(qiáng)。
【學(xué)位單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2010
【中圖分類】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 胡偉武;張福新;李祖松;;龍芯2號(hào)處理器設(shè)計(jì)和性能分析[J];計(jì)算機(jī)研究與發(fā)展;2006年06期

2 張珩;沈海華;;龍芯2號(hào)微處理器的功能驗(yàn)證[J];計(jì)算機(jī)研究與發(fā)展;2006年06期

3 陳云霽;馬麟;沈海華;胡偉武;;龍芯2號(hào)微處理器浮點(diǎn)除法功能部件的形式驗(yàn)證[J];計(jì)算機(jī)研究與發(fā)展;2006年10期

4 胡偉武,唐志敏;龍芯1號(hào)處理器結(jié)構(gòu)設(shè)計(jì)[J];計(jì)算機(jī)學(xué)報(bào);2003年04期

本文編號(hào)：2808330