發(fā)布時(shí)間：2020-08-28 09:07

　　 隨著計(jì)算機(jī)通訊的發(fā)展,存儲(chǔ)產(chǎn)品廣泛地應(yīng)用于越來(lái)越多的領(lǐng)域,而傳統(tǒng)的機(jī)械硬盤(pán)存在抗震性能低、功耗高和速度提升難度大等缺點(diǎn),因此無(wú)法適應(yīng)某些特殊的工作環(huán)境。固態(tài)硬盤(pán)是以半導(dǎo)體材料作為存儲(chǔ)介質(zhì),無(wú)機(jī)械裝置,具有抗震、寬溫、無(wú)噪、可靠和節(jié)能等特點(diǎn),是目前在數(shù)據(jù)存儲(chǔ)領(lǐng)域所存在問(wèn)題的解決的有效方案之一。本文針對(duì)這一問(wèn)題,設(shè)計(jì)了基于SATA接口的固態(tài)硬盤(pán)控制器,實(shí)現(xiàn)數(shù)據(jù)的固態(tài)存儲(chǔ)。 本文首先概述硬盤(pán)技術(shù)的發(fā)展,分析固態(tài)硬盤(pán)的技術(shù)現(xiàn)狀和發(fā)展趨勢(shì),闡述課題研究意義,并介紹了本文研究的主要內(nèi)容及所做的工作。在設(shè)計(jì)系統(tǒng)硬件時(shí),研究了SATA接口協(xié)議和NAND FLASH芯片特性。采用SOPC架構(gòu)完成了整體設(shè)計(jì),由單片F(xiàn)PGA完成所有功能。移植MicroBlaze嵌入式處理器軟核作為主控制器,利用Verilog HDL語(yǔ)言描述IP核形式設(shè)計(jì)SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口,實(shí)現(xiàn)SATA1.0協(xié)議。根據(jù)協(xié)議劃分四層模型,通過(guò)狀態(tài)機(jī)和邏輯電路實(shí)現(xiàn)協(xié)議功能。NAND FLASH控制器核管理NAND FLASH芯片陣列,將NAND FLASH接口轉(zhuǎn)換成通用的SRAM接口,提高訪(fǎng)問(wèn)效率�？刂破魍瓿蒒AND FLASH存儲(chǔ)操作和糾錯(cuò)算法,實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)和讀取。而在軟件系統(tǒng)設(shè)計(jì)中,用C語(yǔ)言描述了各個(gè)操作流程,根據(jù)SATA協(xié)議處理SATA接口上的命令和數(shù)據(jù),并根據(jù)NAND Flash的特點(diǎn)給出了應(yīng)用于NAND閃存的數(shù)據(jù)管理算法,通過(guò)二級(jí)地址映射,按塊中的臟頁(yè)數(shù)回收臟塊和按時(shí)間標(biāo)記轉(zhuǎn)移靜態(tài)信息實(shí)現(xiàn)壞塊管理,均勻損耗。該設(shè)計(jì)能為硬盤(pán)控制器提供底層的NAND閃存存儲(chǔ)系統(tǒng),使其能方便快速地存儲(chǔ)數(shù)據(jù)而不需要考慮NAND閃存的物理特性。最后完成固態(tài)硬盤(pán)控制器的模塊測(cè)試和整體測(cè)試,介紹測(cè)試工具和測(cè)試方法,給出測(cè)試結(jié)果,并對(duì)結(jié)果進(jìn)行分析得出了驗(yàn)證結(jié)論。 本文設(shè)計(jì)的固態(tài)硬盤(pán)控制器,具有結(jié)構(gòu)簡(jiǎn)單和穩(wěn)定性高的特點(diǎn),易于升級(jí)和二次開(kāi)發(fā),是實(shí)現(xiàn)固態(tài)硬盤(pán)和固態(tài)存儲(chǔ)系統(tǒng)的關(guān)鍵技術(shù)。
【學(xué)位單位】：湖南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2009
【中圖分類(lèi)】：TP333.35
【部分圖文】：

圖 3.3 系統(tǒng)組件連接視圖MicroBlaze 處理器通過(guò) LMB 總線(xiàn)訪(fǎng)問(wèn)內(nèi)部程序和數(shù)據(jù) RAM，大小選擇B，默認(rèn)地址為 0x00000000～0x0000FFFF。Microblaze 處理器通過(guò) OPB 總線(xiàn)設(shè)組件模塊進(jìn)行訪(fǎng)問(wèn)控制，MicroBlaze 處理器只需要對(duì)相應(yīng)的地址操作即可，模塊的地址分配如圖 3.4 所示，其中大小表示可訪(fǎng)問(wèn)的最大地址空間。

圖 3.3 系統(tǒng)組件連接視圖MicroBlaze 處理器通過(guò) LMB 總線(xiàn)訪(fǎng)問(wèn)內(nèi)部程序和數(shù)據(jù) RAM，大小選擇64KB，默認(rèn)地址為 0x00000000～0x0000FFFF。Microblaze 處理器通過(guò) OPB 總線(xiàn)對(duì)外設(shè)組件模塊進(jìn)行訪(fǎng)問(wèn)控制，MicroBlaze 處理器只需要對(duì)相應(yīng)的地址操作即可，組件模塊的地址分配如圖 3.4 所示，其中大小表示可訪(fǎng)問(wèn)的最大地址空間。

盡最大可能地提高數(shù)據(jù)的存取速度。比如做讀取操作時(shí)當(dāng) RE平 35ns 才能保證數(shù)據(jù)被正確讀取，RE_L 上升為高電平后只要 10ns 的時(shí)間就行，這樣加上 5ns 的余量，時(shí)鐘周期至少也要為據(jù)能夠被正確讀取，并盡量提高讀取速度，我們采用以 16.7M占空比為 1:2 的時(shí)鐘。這種情況下，低電平持續(xù)時(shí)間為 40ns，取后，仍有 5ns 的余量，高電平有 20ns 時(shí)間，也很充裕，既保取，又充分發(fā)揮了器件的性能。如圖 3.7 所示。

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前5條

1 李文博;Flash陣列存儲(chǔ)技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2010年

2 樊旭光;多通道固態(tài)盤(pán)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];華中科技大學(xué);2012年

3 王潔;陣列雷達(dá)回波模擬器技術(shù)研究[D];西安電子科技大學(xué);2013年

4 姚銘;高密度高速存儲(chǔ)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2013年

5 陳業(yè)偉;基于固態(tài)硬盤(pán)的大容量存儲(chǔ)卡設(shè)計(jì)[D];西安電子科技大學(xué);2013年

本文編號(hào)：2807380