【摘要】： 現(xiàn)代汽車由于裝備了大量的電子設(shè)備來滿足排放，安全等要求，若采用常規(guī)點到點的方式，勢必造成導(dǎo)線數(shù)量不斷增加。為了減少車身線束，使用基于系統(tǒng)總線方式可以有效地將各個控制系統(tǒng)連接成為一個綜合的系統(tǒng)，可以使汽車性能得到大幅度提高。MIL-STD-1553B作為國際廣泛采用的多路數(shù)據(jù)總線標(biāo)準(zhǔn)，具有可靠性高、速度快、雙冗余等特點。MIL-STD-1553B在航空等許多軍事領(lǐng)域被廣泛使用并已逐漸進(jìn)入非軍事應(yīng)用領(lǐng)域，將MIL-STD-1553B網(wǎng)絡(luò)融合到車電、車通系統(tǒng)中成為該綜合系統(tǒng)的一部分，可以使汽車系統(tǒng)性能進(jìn)一步提高。 針對此背景，本文在研究MIL-STD-1553B總線協(xié)議的基礎(chǔ)上，提出了MIL-STD-1553B總線接口控制器的總體設(shè)計方案。根據(jù)項目要求，本文完成了以下工作： (1)闡述MIL-STD-1553B總體設(shè)計與組成。 (2)利用FPGA和VHDL語言實現(xiàn)曼徹斯特碼編碼、解碼技術(shù)以及MIL-STD-1553B基本邏輯接口。 (3)根據(jù)MIL-STD-1553B網(wǎng)絡(luò)協(xié)議，利用ARM控制器編程，實現(xiàn)數(shù)據(jù)存儲和總線協(xié)議，并滿足遠(yuǎn)程終端、總線控制器、總線監(jiān)視器的接口要求。
【學(xué)位授予單位】：南京理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2007
【分類號】：U463.6;TP336
【圖文】：

良好的功耗特性。在此基礎(chǔ)上，根據(jù)封裝的物理尺寸定義裸片連接點的最大尺寸，裝入盡可能多的邏輯結(jié)構(gòu)和存儲器塊，而保證每種封裝都裝入最多的邏輯資源。 EP1C12是Cyelone凡，oA器件的典型器件，EPlelZ基本構(gòu)架如圖3.4.2.1所示。垂直結(jié)構(gòu)的邏輯單元〔LE)、嵌入式存儲塊和鎖相環(huán)(PLL)周圍環(huán)繞著沁單元(IOE)，高效的內(nèi)部連線和低延時的時鐘網(wǎng)絡(luò)保證了每個結(jié)構(gòu)單元之I，eJ的時鐘和數(shù)據(jù)信號的連通性。器件周圍分區(qū)工作的陽單元被劃分為不同的沁塊。這些FO塊支持一系列單端和差分UO電平標(biāo)準(zhǔn)，包括ssTL一2、SSTL一3以及最高 31IMbPs的LvDS接口標(biāo)準(zhǔn)。每個沁單元包含有3個寄存器，以實現(xiàn)雙倍數(shù)據(jù)速率(DDR)的應(yīng)用，另外還包含其他的刀O特性相關(guān)電路，如總線驅(qū)動能力可編程、總線保持以及電平擺率可編程等。UO塊配備了專門的外部存儲器接口電路。該接口電路大大簡化了與外部存儲器(包括DDRSDRAM和FCRAM器件)的數(shù)據(jù)交換過程，可以達(dá)到 266

一論義車載系統(tǒng)中MIL一S’I’D一!553B總線接日的設(shè)汁IiI，IC12器件由最多8個全局時鐘線組成的全局時鐘網(wǎng)絡(luò)驅(qū)動。全局時鐘網(wǎng)絡(luò)結(jié)構(gòu)如圖3.4.2.2所示。從器件的任何位置都可以訪問這些時鐘線，它們的驅(qū)動源可以是輸入引腳、鎖相環(huán)的輸出時鐘、DDR月〕Cl接口的輸入信號以及內(nèi)部邏輯生成的輸出信號等l’‘)]。tJr怕‘帳口州t飯J_l}伏卿

本文編號：2805674