發(fā)布時(shí)間：2020-08-26 14:41

【摘要】： 集成電路進(jìn)入SoC(System on a Chip)設(shè)計(jì)階段以后，基于IP(Intellectual Property，知識(shí)產(chǎn)權(quán))核的SoC設(shè)計(jì)方法已經(jīng)成為目前SoC設(shè)計(jì)方法中主流的設(shè)計(jì)方法之一。我國集成電路設(shè)計(jì)起步較晚，設(shè)計(jì)水平、設(shè)計(jì)能力與國外有一定差距，設(shè)計(jì)并開發(fā)具有自主知識(shí)產(chǎn)權(quán)的IP核，對我國的IC(Integrated Circuit)產(chǎn)業(yè)具有重要的意義。 作為一種嵌入式微控制器，MCU(Micro Controller Unit)在通信、消費(fèi)電子、計(jì)算機(jī)、醫(yī)療、儀器儀表等領(lǐng)域得到了廣泛的應(yīng)用，滲透到人類生活和國民經(jīng)濟(jì)的各個(gè)方面。在這些嵌入式應(yīng)用系統(tǒng)中，基于51指令系統(tǒng)的8位CISC(Complex Instruction Set Computer)MCU由于其低成本、高效能而始終占據(jù)著相當(dāng)重要的位置。但是，隨著其應(yīng)用領(lǐng)域的擴(kuò)展，對其性能的要求也越來越高。基于這點(diǎn)，本論文研究并設(shè)計(jì)了一款與標(biāo)準(zhǔn)8051兼容的8位CISC MCU IP核。 在系統(tǒng)架構(gòu)層面，論文剖析了標(biāo)準(zhǔn)8051性能無法提高的瓶頸所在，并在新設(shè)計(jì)的MCU IP軟核中進(jìn)行了改進(jìn)：將機(jī)器周期數(shù)從標(biāo)準(zhǔn)MCS-51中的12個(gè)調(diào)整到4個(gè)；對系統(tǒng)中不同功能模塊采用獨(dú)立總線方式訪問；采用指令預(yù)取方式進(jìn)行指令讀取。從而在系統(tǒng)層面提高其整體的性能。 在算法級層面，針對MCU IP軟核的關(guān)鍵模塊進(jìn)行了優(yōu)化設(shè)計(jì)，在ALU(Algrithm Logic Unit)設(shè)計(jì)中，針對加減運(yùn)算，使用了超前進(jìn)位算法的擴(kuò)展算法；針對乘除運(yùn)算，采用了優(yōu)化的移位相加算法；在控制器模塊設(shè)計(jì)中，分析兩種實(shí)現(xiàn)控制器模塊的算法——硬布線法和微程序法的優(yōu)缺點(diǎn)，提出了將兩種算法結(jié)合的算法，以此提高控制器模塊的性能。從而在實(shí)現(xiàn)層面提高其性能。 本論文所設(shè)計(jì)的MCU IP軟核經(jīng)過了完備的功能驗(yàn)證，通過了FPGA(Field Programmable Gate Array)硬件驗(yàn)證。
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2007
【分類號(hào)】：TP332
【圖文】：

單元庫版圖數(shù)據(jù)圖2一 2MCUIP軟核深亞微米優(yōu)化設(shè)計(jì)流程布局布線時(shí)需要考慮以下方面:l)布局布線和邏輯綜合之間的數(shù)據(jù)傳送。邏輯綜合工具將時(shí)序參數(shù)“前標(biāo)”給布局布線工具，布局布線工具將時(shí)序參數(shù)“反標(biāo)”會(huì)邏輯綜合工具。2)時(shí)鐘樹的建模。由于深亞微米領(lǐng)域連線延時(shí)成為主要的延時(shí)因素，用傳統(tǒng)方法來進(jìn)行時(shí)鐘建模已經(jīng)非常困難。使用在布局布線中插入時(shí)鐘數(shù)的方法來進(jìn)行時(shí)鐘建模〔川。 2.2.2MCUIP軟核的驗(yàn)證工作驗(yàn)證在MCUIP軟核的深亞微米優(yōu)化設(shè)計(jì)中占了很大的比重，其中包括時(shí)序、功能和物理等驗(yàn)證。由于MCUIP軟核屬于中等規(guī)模的IP模塊，因此仍進(jìn)行動(dòng)態(tài)功能驗(yàn)證和靜態(tài)時(shí)序驗(yàn)證。RTL級仿真時(shí)需要考慮以下方面:l)選擇合適的測試方案。2)制定測試規(guī)范，保證測試覆蓋率。隨著設(shè)計(jì)規(guī)模的不斷增長，測試覆蓋率逐漸成為驗(yàn)證成功與否的關(guān)鍵技術(shù)。「〕級仿真時(shí)需要考慮以下方面:l)考慮時(shí)序?qū)υO(shè)計(jì)的影響。與RTL級仿真時(shí)的設(shè)計(jì)信息相比，門級仿真的設(shè)計(jì)信息還包括時(shí)序信息。2)保證門級設(shè)計(jì)與RTL級設(shè)計(jì)的功能一致性。

3.2.1MCS一51系統(tǒng)體系架構(gòu)標(biāo)準(zhǔn)的 Intel8051是一種哈佛結(jié)構(gòu)(程序空間和數(shù)據(jù)空間分開)的Clsc微控制器。圖3一1為標(biāo)準(zhǔn)Mcs一51的總體結(jié)構(gòu)框圖 [lSJ。PO.O陽 P0.7P2.卜P27腸脫撰Pl.O~P17刃.0~P3夕圖3一1標(biāo)準(zhǔn)MCS一51的總體結(jié)構(gòu)框圖

兩種比較傳統(tǒng)的控制器的實(shí)現(xiàn)算法:硬布線算法和微程序算法。在硬布線算法中，控制器本質(zhì)是一個(gè)組合邏輯。它的輸入邏輯信號(hào)轉(zhuǎn)換成一組輸出邏輯信號(hào)，即控制信號(hào)[2’]。結(jié)構(gòu)如圖4一7所示。一一履如寒瓣 :::~~~一”昌澡裱氣一 一 稼 稼病藕 --------------------，妓土匕 匕洲洲侶炸升 :::::顴萬 萬。。藉熹奚 奚奚 奚攀攀攀 控制信號(hào)圖4一7硬布線邏輯控制器從硬布線控制器的結(jié)構(gòu)可以看出這種控制器的實(shí)現(xiàn)方式的優(yōu)點(diǎn)是針對特定指令的控制信號(hào)產(chǎn)生速度快。但是由于在設(shè)計(jì)時(shí)需要將指令集中所有指令對應(yīng)的控制信號(hào)全部產(chǎn)生，所以它的缺點(diǎn)是顯而易見的，實(shí)現(xiàn)硬布線所需的面積會(huì)很大。而且隨著CPU指令集復(fù)雜度的增加，它實(shí)現(xiàn)的復(fù)雜程度也會(huì)隨之增加，而且一旦控制器生成，對指令集的擴(kuò)展需要重新生成新的控制器模塊，即指令集的可擴(kuò)展性不高。以微程序方式實(shí)現(xiàn)的思想來自于軟件設(shè)計(jì)。它的基本思想是將操作控制信號(hào)編碼成微指令，存放到一個(gè)只讀存儲(chǔ)器中，該只讀存儲(chǔ)器被稱為控制存儲(chǔ)器。當(dāng)CPU運(yùn)行時(shí)，一條條的讀出這些微指令，從而產(chǎn)生指令執(zhí)行所需要的各種控制操作信號(hào)，使相應(yīng)的部件執(zhí)行所規(guī)定的操作。結(jié)構(gòu)如圖4一8所示[2’]。

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 呂曉;基于FPGA的8位增強(qiáng)型CPU設(shè)計(jì)與驗(yàn)證[D];大連理工大學(xué);2007年

本文編號(hào)：2805307