【摘要】：隨著集成電路在航天航空方面的廣泛應(yīng)用,存儲器被應(yīng)用到惡劣的空間環(huán)境中,DICE結(jié)構(gòu)的存儲器能有效地改善這一問題。但是,現(xiàn)在根據(jù)要求手動(dòng)設(shè)計(jì)抗輻照SRAM的版圖存在設(shè)計(jì)時(shí)間長、工作量大等問題,且常會因?yàn)橐恍┤藶槭д`造成錯(cuò)誤導(dǎo)致芯片返工重做,造成巨大經(jīng)濟(jì)損失。為了解決這些問題,可以通過自動(dòng)化生成的方法實(shí)現(xiàn)DICE結(jié)構(gòu)的SRAM版圖設(shè)計(jì),IPL聯(lián)盟推出的Py Cell Studio版圖開發(fā)工具滿足了版圖自動(dòng)化生成所需要的條件。本文通過分析現(xiàn)有的SRAM結(jié)構(gòu),提出了在SMIC0.18μm工藝下應(yīng)用Py Cell Studio版圖開發(fā)工具進(jìn)行DICE結(jié)構(gòu)的單端口SRAM版圖自動(dòng)化設(shè)計(jì)。為了使設(shè)計(jì)的代碼更加簡潔且具有通用性,設(shè)計(jì)了任意容量的DICE結(jié)構(gòu)的SRAM版圖通用的基本架構(gòu);定義了DICE結(jié)構(gòu)SRAM的參數(shù)及取值范圍為位寬(B:8-32)、深度(W:1024-4096)、多路選擇寬度(M:4/8/16),并根據(jù)參數(shù)和模塊之間的層次關(guān)系創(chuàng)建了版圖的基本單元庫;研究了Python參數(shù)化單元的生成方法,實(shí)現(xiàn)了DICE結(jié)構(gòu)SRAM宏模塊的自動(dòng)化設(shè)計(jì),包括存儲WING模塊、譯碼模塊、連接模塊、電源環(huán)等11個(gè)模塊,詳細(xì)說明了每個(gè)模塊的設(shè)計(jì)方法并通過對基本單元庫中的基本模塊進(jìn)行旋轉(zhuǎn)、鏡像、連接等操作得到各個(gè)主要模塊的參數(shù)化版圖;運(yùn)用Python語言對這些生成的參數(shù)化版圖進(jìn)行管理,通過版圖拼接得到完整的DICE結(jié)構(gòu)的SRAM的參數(shù)化版圖。本文只需要給出不同的參數(shù)B、W、M,就可以自動(dòng)生成了位寬為(8、16、24、32bit),深度為(1024、2048、4096)的12種容量的抗輻照SRAM版圖。對生成的所有規(guī)格的版圖進(jìn)行了物理驗(yàn)證,證明自動(dòng)化生成的版圖無設(shè)計(jì)規(guī)則錯(cuò)誤且連接正確;對版圖提取寄生參數(shù)并編寫腳本添加激勵(lì),采用SRAM專門仿真方式Spectre XPS進(jìn)行版圖后仿真驗(yàn)證,證明生成的SRAM具有正確的讀寫功能。綜上所述,DICE結(jié)構(gòu)的SRAM版圖的自動(dòng)化生成使抗輻照SRAM設(shè)計(jì)更加方便高效。
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2018
【分類號】：TP333
【圖文】：

哈爾濱工業(yè)大學(xué)工程碩士學(xué)位論文來降低讀寫時(shí)間的延遲，該系列文獻(xiàn)對理解存儲結(jié)構(gòu)以了很大的幫助[10-15]。16]中美國加州大學(xué)伯克利分校的 John Wiley Crossley 設(shè)計(jì)者的模擬電路自動(dòng)生成器，他提出一種生成器（Berke，簡稱 BAG），用于自動(dòng)化模擬電路設(shè)計(jì)的過程。其中版圖自動(dòng)化生成采用的是與之相同的 EDA（Electronn）軟件，都是基于 PyCell Studio 開發(fā)工具，并且在原本的礎(chǔ)上，提出了標(biāo)準(zhǔn)單元，標(biāo)準(zhǔn)塊，標(biāo)準(zhǔn)陣列的參數(shù)化單ized Cell，PyCell）的基本版圖結(jié)構(gòu)[16]，并針對模擬電路PyCell 編程自動(dòng)化的特點(diǎn)，將版圖繪制的過程進(jìn)行優(yōu)化總了 DAC（Digital-to-Analog Converter）和 ADC（Analo）以及一些其他常規(guī)陣列。使用 PyCell Studio 工具產(chǎn)生元的原理圖和布局如圖 1-1 所示：

yCell 編程自動(dòng)化的特點(diǎn)，將版圖繪制的過程進(jìn)行優(yōu)化了 DAC（Digital-to-Analog Converter）和 ADC（Ana以及一些其他常規(guī)陣列。使用 PyCell Studio 工具產(chǎn)生的原理圖和布局如圖 1-1 所示：圖 1-1 偏置 DAC 單元元件被配置為基本單位單元、偏置單元、虛擬單元[16]1 這些小單元構(gòu)成了圖 1-2 所示的完整的 DAC 版圖。

PythonAPI的構(gòu)建

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 任俊香;;SoC芯片版圖的設(shè)計(jì)與驗(yàn)證[J];科技與創(chuàng)新;2015年19期

2 章凌宇;賈宇明;李磊;胡明浩;;基于DICE結(jié)構(gòu)的抗輻射SRAM設(shè)計(jì)[J];微電子學(xué);2011年01期

3 陳質(zhì)冉;張曉林;;高速SRAM編譯器的設(shè)計(jì)[J];電子測量技術(shù);2007年01期

4 鄭寧,嚴(yán)曉浪;實(shí)用化宏單元版圖自動(dòng)生成系統(tǒng)[J];杭州電子工業(yè)學(xué)院學(xué)報(bào);1999年01期

相關(guān)會議論文 前1條

1 胡昆昆;陳建軍;竇強(qiáng);;基于GDSII格式的SRAM編譯器[A];第十七屆計(jì)算機(jī)工程與工藝年會暨第三屆微處理器技術(shù)論壇論文集（下冊）[C];2013年

相關(guān)碩士學(xué)位論文 前8條

1 郭瑞;抗輻射SRAM單元及存儲器設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2017年

2 孫敬;抗輻射高性能SRAM的設(shè)計(jì)技術(shù)研究[D];江南大學(xué);2017年

3 劉洋;基于測試結(jié)構(gòu)的CMOS工藝可靠性評價(jià)方法研究[D];電子科技大學(xué);2016年

4 王永芝;SRAM Wrapper自動(dòng)生成工具開發(fā)與軟件實(shí)現(xiàn)[D];電子科技大學(xué);2015年

5 章成嘉;ROM CODE自動(dòng)生成的方法研究[D];復(fù)旦大學(xué);2011年

6 向文超;抗輻照SRAM存儲器的設(shè)計(jì)[D];國防科學(xué)技術(shù)大學(xué);2010年

7 方龍洋;基于Memory Compiler實(shí)現(xiàn)0.25微米高性能SRAM之設(shè)計(jì)方法[D];上海交通大學(xué);2007年

8 李星;深亞微米工藝下的Memory建庫技術(shù)研究[D];浙江大學(xué);2004年

本文編號：2793791