基于PCI總線NT底層開發(fā)技術(shù)實現(xiàn)
發(fā)布時間:2020-08-14 09:24
【摘要】: 在軍工靶場測量中,需要對快速運動的目標進行跟蹤和測量,事后再對測量數(shù)據(jù)進行計算和分析。隨著國防建設(shè)的不斷發(fā)展,對靶場測量設(shè)備光電經(jīng)緯儀所要求的跟蹤精度要求越來越高。我們選擇了大陣列高幀頻的CCD像機對跟蹤目標的圖像信息進行快速提取。這樣,對大量的圖像信息進行快速準確的存儲成為亟待解決的問題。根據(jù)上述需要,基于目前的計算機系統(tǒng)體系結(jié)構(gòu),我們需要開發(fā)高速的基于PCI總線的數(shù)字采集系統(tǒng)。 自行開發(fā)硬件設(shè)備要在Windows2000下工作必須有滿足需要的驅(qū)動程序,這樣用戶模式的應(yīng)用程序才能通過驅(qū)動程序提供的接口來控制通信,采集過程。開發(fā)處于核心模式的驅(qū)動程序和應(yīng)用程序有很大的區(qū)別,這需要對系統(tǒng)內(nèi)核有較深入的了解。 本文討論基于Windows2000操作系統(tǒng)PCI設(shè)備驅(qū)動程序的實現(xiàn)。通過開發(fā)高效率的驅(qū)動程序,提高通信系統(tǒng)的傳輸速度和響應(yīng)速度;使采集系統(tǒng)擁有更高的數(shù)據(jù)吞吐量,為事后分析工作提供充分的觀測數(shù)據(jù)。首先分析主板結(jié)構(gòu)和總線的發(fā)展,介紹了總線發(fā)展的前沿狀況。在對PCI協(xié)議芯片工作過和應(yīng)用特點進行深入分析的基礎(chǔ)上,設(shè)計出基于PCI總線的數(shù)據(jù)采集卡。在分析Windows2000內(nèi)核和WDM驅(qū)動模型的基礎(chǔ)上,探討開發(fā)了PCI串口通信卡驅(qū)動程序和利用多緩沖,多線程等技術(shù)實現(xiàn)基于DMA工作方式的高速采集的底層開發(fā)。
【學位授予單位】:中國科學院研究生院(長春光學精密機械與物理研究所)
【學位級別】:碩士
【學位授予年份】:2006
【分類號】:TP336
【圖文】:
VPD(Vital Product Data)的 PCI 擴展 PCI 雙地址周期,地址空間高達 4GB,具備 I2O 準備報文單元O V1.5 規(guī)范兩個獨立的可編程 DMA 控制器,每個通道均支持塊和 Scatte 方式,DMA 通道 0 支持請求 DMA 方式I啟動模式,PCI9054可插入類型1和類型2的配置周期。在P數(shù)據(jù)傳送速率高達 133MB/s本地總線(Local Bus)直接接口 Motorola MPC850 或 MPC860 系系列,IBM PPC401 系列及其它類似總線協(xié)議設(shè)備。本地總線Hz;支持復(fù)用/非復(fù)用 32 位地址/數(shù)據(jù);本地總線可為三種模式式和 J 模式總線時鐘由外部提供,該時鐘可和PCI時鐘異步。具有8個32位器和 2 個 32 位 Doorbell 寄存器構(gòu)示意圖如下:
第二章 硬件原理設(shè)計的地址段期間失效則 DMA 控制器完成當前的長字傳輸。如果 DREQo#在PCI9054 擁有本地總線控制權(quán)的其它傳輸?shù)刂范,則 DMA 控制器完成當前的長字和一個附加的長字(這是允許 BLAST#輸出在最后長字時聲明)。如果DMA 的 FIFO 是在 DREQo#失效的數(shù)據(jù)段之后滿或空,則第二個長字不傳輸。 硬件原理設(shè)計.1 數(shù)據(jù)傳輸存儲硬件結(jié)構(gòu)本采集卡工作原理主要是:首先根據(jù)數(shù)字圖像信號特點,由復(fù)雜可編程邏輯(CPLD)根據(jù)幀、行同步信號提取有效數(shù)據(jù)信號完成數(shù)據(jù)同步,并對數(shù)據(jù)進定的預(yù)處理后,存入緩沖體 FIFO,F(xiàn)IFO 半滿狀態(tài)后,產(chǎn)生本地中斷,通過I 中斷通知到主機。在驅(qū)動程序的中斷程序中通知應(yīng)用程序,應(yīng)用程序發(fā)起A 突發(fā)傳輸,傳輸完以后寫到硬盤上。
第二章 硬件原理設(shè)計18。新型的 FIFO 提供可編程標志功能,例如,可以設(shè)置空加 m 或標志輸出。輸入為 D0~D17,輸出為 Q0~17;具有 EF(全空),F(xiàn)F(全滿),PAF(可編程幾乎全滿),PAE(可編程幾乎全空),WEN(寫使能),RE控制信號。輸入端口是用寫時鐘(WCLK)輸入和寫使能(WEN)制的。當 WEN 低有效時,在每個 WCLK 的上升沿時數(shù)據(jù)寫入 FIFO。當效時,在每個 RCLK 的上升沿從 FIFO 中讀出數(shù)據(jù)。RCLK 和 WCL鐘可以獨立的變化,不相互影響。輸出端口使能(OE)為輸出提供其結(jié)構(gòu)引腳圖如下:
本文編號:2792837
【學位授予單位】:中國科學院研究生院(長春光學精密機械與物理研究所)
【學位級別】:碩士
【學位授予年份】:2006
【分類號】:TP336
【圖文】:
VPD(Vital Product Data)的 PCI 擴展 PCI 雙地址周期,地址空間高達 4GB,具備 I2O 準備報文單元O V1.5 規(guī)范兩個獨立的可編程 DMA 控制器,每個通道均支持塊和 Scatte 方式,DMA 通道 0 支持請求 DMA 方式I啟動模式,PCI9054可插入類型1和類型2的配置周期。在P數(shù)據(jù)傳送速率高達 133MB/s本地總線(Local Bus)直接接口 Motorola MPC850 或 MPC860 系系列,IBM PPC401 系列及其它類似總線協(xié)議設(shè)備。本地總線Hz;支持復(fù)用/非復(fù)用 32 位地址/數(shù)據(jù);本地總線可為三種模式式和 J 模式總線時鐘由外部提供,該時鐘可和PCI時鐘異步。具有8個32位器和 2 個 32 位 Doorbell 寄存器構(gòu)示意圖如下:
第二章 硬件原理設(shè)計的地址段期間失效則 DMA 控制器完成當前的長字傳輸。如果 DREQo#在PCI9054 擁有本地總線控制權(quán)的其它傳輸?shù)刂范,則 DMA 控制器完成當前的長字和一個附加的長字(這是允許 BLAST#輸出在最后長字時聲明)。如果DMA 的 FIFO 是在 DREQo#失效的數(shù)據(jù)段之后滿或空,則第二個長字不傳輸。 硬件原理設(shè)計.1 數(shù)據(jù)傳輸存儲硬件結(jié)構(gòu)本采集卡工作原理主要是:首先根據(jù)數(shù)字圖像信號特點,由復(fù)雜可編程邏輯(CPLD)根據(jù)幀、行同步信號提取有效數(shù)據(jù)信號完成數(shù)據(jù)同步,并對數(shù)據(jù)進定的預(yù)處理后,存入緩沖體 FIFO,F(xiàn)IFO 半滿狀態(tài)后,產(chǎn)生本地中斷,通過I 中斷通知到主機。在驅(qū)動程序的中斷程序中通知應(yīng)用程序,應(yīng)用程序發(fā)起A 突發(fā)傳輸,傳輸完以后寫到硬盤上。
第二章 硬件原理設(shè)計18。新型的 FIFO 提供可編程標志功能,例如,可以設(shè)置空加 m 或標志輸出。輸入為 D0~D17,輸出為 Q0~17;具有 EF(全空),F(xiàn)F(全滿),PAF(可編程幾乎全滿),PAE(可編程幾乎全空),WEN(寫使能),RE控制信號。輸入端口是用寫時鐘(WCLK)輸入和寫使能(WEN)制的。當 WEN 低有效時,在每個 WCLK 的上升沿時數(shù)據(jù)寫入 FIFO。當效時,在每個 RCLK 的上升沿從 FIFO 中讀出數(shù)據(jù)。RCLK 和 WCL鐘可以獨立的變化,不相互影響。輸出端口使能(OE)為輸出提供其結(jié)構(gòu)引腳圖如下:
【引證文獻】
相關(guān)碩士學位論文 前1條
1 金招省;基于PCI總線的微型渦噴發(fā)動機控制系統(tǒng)研究平臺設(shè)計[D];南京航空航天大學;2008年
本文編號:2792837
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2792837.html
最近更新
教材專著