【摘要】： SoC (System On a Chip)又稱為片上系統(tǒng),是指將微處理器、模擬IP核、數(shù)字IP核和存儲(chǔ)器(或片外存儲(chǔ)器接口)集成在單一芯片上。SoC的典型結(jié)構(gòu)一般由單個(gè)或多個(gè)高性能的CPU/DSP來(lái)?yè)?dān)當(dāng)主控制器或軟件處理單元,并利用總線方式來(lái)連接各個(gè)功能IP。在這種結(jié)構(gòu)中,系統(tǒng)片上總線是連接主控與各個(gè)功能IP之間的紐帶和橋梁。因此片上總線架構(gòu)和工作模式以及工作時(shí)序都會(huì)極大地影響SoC系統(tǒng)的運(yùn)行效率。同時(shí),對(duì)SoC系統(tǒng)中IP集成和可重用的需求,也使得性能優(yōu)越的總線架構(gòu)已成為SoC設(shè)計(jì)中的關(guān)鍵技術(shù)。 本文以國(guó)家863計(jì)劃重大專項(xiàng)高清晰度數(shù)字電視(HDTV) SoC平臺(tái)項(xiàng)目為背景,重點(diǎn)研究了高清晰度數(shù)字電視SoC系統(tǒng)中片上總線的選型,提出了HDTV SoC系統(tǒng)中總線架構(gòu)的解決方案,并對(duì)總線進(jìn)行了性能優(yōu)化。 首先,文章在研究了目前SoC設(shè)計(jì)的基礎(chǔ)上,介紹了幾種典型的SoC設(shè)計(jì)架構(gòu),重點(diǎn)說(shuō)明了設(shè)計(jì)中如何根據(jù)系統(tǒng)架構(gòu)的實(shí)際需要選擇合適的片上總線,并配合系統(tǒng)內(nèi)的其它功能模塊完成既定目標(biāo)功能。 然后,說(shuō)明了HDTV SoC作為機(jī)頂盒內(nèi)解碼芯片與一般SoC系統(tǒng)的相關(guān)性及其特點(diǎn)。根據(jù)HDTV SoC的自身特點(diǎn)以及設(shè)計(jì)要求,系統(tǒng)選用了以一個(gè)主設(shè)備控制多個(gè)從設(shè)備的星型總線(X-Bus)結(jié)構(gòu)來(lái)
【學(xué)位授予單位】：上海交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2007
【分類號(hào)】：TP336
【圖文】：

圖 2-2AMBA總線邏輯結(jié)構(gòu)Figure2-2 Architecture of AMBA on-chip Bus作為 AMBA 總線規(guī)范中最重要的組成部分，AHB 總線的關(guān)鍵是對(duì)接口和互連均進(jìn)行定義，目的是在任何工藝條件下實(shí)現(xiàn)接口和互連的最大帶寬。AHB 接口已與互連功能分離，不再僅僅是一種總線，而是一種帶有接口模塊的互連體系。連接 AHB 總線和 APB 總線的 APB 橋的唯一功能是提供更簡(jiǎn)單的接口。任何由低性能外圍設(shè)備產(chǎn)生的延遲都會(huì)由連接高性能（AHB）總線的橋反映出來(lái)。橋本身仿佛是一個(gè)簡(jiǎn)單 APB 總線的主設(shè)備，它訪問與之相連的從設(shè)備，并且通過(guò)高性能總線上控制信號(hào)的子集控制它們。由于 APB 總線可以看作是 AHB 總線上一個(gè)子設(shè)備，APB 總線上掛載的外圍器件也就可以看作是 AHB 總線上子設(shè)備的延展，因此 AMBA 的連接主要就是 AHB 的連接。AHB 是一種先進(jìn)的系統(tǒng)總線。它主要的目的就是連接高性能、高吞吐率的

而進(jìn)一步降低了對(duì) CPU 的性能要求。MIPS32 4Kc 是 MIPS 科技推出的 MIPS32 4K 系列中的一款，是一高性能、低功耗、32 位 RISC 通用型處理器，可作為硬核授權(quán)給客戶用于 SoC 設(shè)計(jì)應(yīng)用。MIPS32 4Kc 屬于 MIPS32 體系結(jié)構(gòu)，并支持所有 MIPS II 指令集，還支持乘法加速、條件轉(zhuǎn)移、預(yù)取址、空操作等待等指令結(jié)構(gòu)。它的存儲(chǔ)器管理包括一個(gè)3 入口的指令 TLB 和一個(gè) 3 入口的數(shù)據(jù) TLB，以及 16 個(gè)雙入口 JTLB。可綜合的 4Kc 核支持單周期乘法指令，這保證 DSP 算法能高效的進(jìn)行疊代運(yùn)算；乘法單元可以在一個(gè)時(shí)鐘周期之內(nèi)完成 32 位乘 16 位的乘法運(yùn)算，兩個(gè)時(shí)鐘周期之內(nèi)完成 32 位乘 32 位的乘法運(yùn)算。指令和數(shù)據(jù) Cache 最大可配置為 16K 字節(jié)，并且每個(gè) Cache 都可設(shè)置為直接映射、2 路、3 路或者 4 路關(guān)聯(lián)。4Kc 內(nèi)核還配置了一個(gè)可選擇的 EJTAG 單元，使得用戶可以單步操作處理器，以及指令和數(shù)據(jù)的時(shí)局地址中斷。圖 3-1 顯示了一個(gè) 4Kc 內(nèi)核的模塊結(jié)構(gòu)，并標(biāo)示 4Kc 內(nèi)核所必須包含的單元和可選擇配置的單元[16]。

圖 4-1 EC2XBus 模塊數(shù)據(jù)通路Figure4-1 Data Access of the EC2XBus Module圖 4-1 所示是 EC2XBus 模塊內(nèi)部的數(shù)據(jù)通路，由此可以看出對(duì)于每個(gè)從設(shè)備而言，似乎 CPU 為其配備了一組完整獨(dú)立的總線，但實(shí)際上寫數(shù)據(jù)總線是各從設(shè)備所共用的，而地址總線則是在 EC2XBus 模塊當(dāng)中經(jīng)過(guò)了譯碼之后映射到各從設(shè)備上的。對(duì)于讀數(shù)據(jù)，為了防止出現(xiàn)三態(tài)總線，每個(gè)從設(shè)備都有自己獨(dú)立的讀數(shù)據(jù)總線，數(shù)據(jù)的選通則在總線模塊中完成。X-Bus 總線還提供了能對(duì)從設(shè)備數(shù)據(jù)和寄存器進(jìn)行讀寫的兩種通路，這些通路在與 EC 接口處并無(wú)區(qū)別，只在 EC2XBus 模塊中寄存器通路沒有設(shè)置緩存不支持猝發(fā)操作。一種可供選擇的地址映射方式如表 4-1 所示：

【相似文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 董昕;SoC架構(gòu)下片上總線的研究與設(shè)計(jì)[D];上海交通大學(xué);2007年

本文編號(hào)：2788482