【摘要】： 數(shù)字信號處理器(DSP)是對數(shù)字信號進行高速實時處理的專用嵌入式微處理器,其實時性要求決定了DSP必須在規(guī)定的時間內(nèi)得出正確的計算結(jié)果。數(shù)據(jù)存取訪問速度是影響DSP性能的關(guān)鍵。DSP的性能以每年60%的速度在增長,而數(shù)據(jù)存取訪問速度每年的改善還不到10%,這就是常說的“存儲墻”問題。如何解決“存儲墻”問題,長期以來一直是體系結(jié)構(gòu)領(lǐng)域的研究熱點。 YHFT-DX是國防科大自主研制的一款高性能DSP,它采用超長指令字(VLIW)體系結(jié)構(gòu),擁有直接外存通路和高效外部接口。其存儲系統(tǒng)采用“兩級Cache+RAM”的結(jié)構(gòu),一級指令Cache(L1P)和一級數(shù)據(jù)Cache(L1D)容量都為16KB,二級Cache(L2)容量為1MB。大容量的L2使得Cache訪存缺失停頓系統(tǒng)流水線時間過長。針對該問題,本課題的目標是設計并實現(xiàn)一種適用于YHFT-DX的Cache系統(tǒng)優(yōu)化策略,緩解存儲系統(tǒng)的效率與高性能的CPU內(nèi)核不匹配的問題。本文的工作和貢獻主要體現(xiàn)在以下幾方面: 1)深入分析了預取和非阻塞Cache兩種傳統(tǒng)的降低Cache缺失延遲的優(yōu)化策略,將這兩種策略的優(yōu)化思想結(jié)合起來,提出了一種適用于YHFT-DX這種對功耗和實時性要求很高的數(shù)字信號處理器的兩級Cache優(yōu)化策略——缺失流水。對缺失流水線進行分析,在減少流水線氣泡、提高流水線效率上對缺失流水策略進行了改進。 2)深入分析了L1D與L1P的流水線結(jié)構(gòu)。提出了缺失請求發(fā)送協(xié)議、請求發(fā)送的相關(guān)性處理、以及分支作廢取指包等缺失流水中關(guān)鍵問題的解決方案。完成了L1D和L1P的缺失流水設計與實現(xiàn)。該設計具有硬件實現(xiàn)簡單、效率高、應用面廣等特點。 3)對設計進行了綜合優(yōu)化。采用某廠家提供的0.13um的低閾值庫,在Typical環(huán)境下,以綜合后網(wǎng)表的路徑延遲不超過1.26ns為目標,對綜合后出現(xiàn)的關(guān)鍵路徑進行分析與優(yōu)化。運用多種優(yōu)化策略:邏輯結(jié)構(gòu)調(diào)整、平衡站間邏輯、結(jié)構(gòu)化以及全定制與半定制結(jié)合等,最終消除了關(guān)鍵路徑,使整個設計達到600MHz的指標要求。 4)設計綜合優(yōu)化后,對設計的性能進行分析與評價。選取了常用的Benchmark對缺失流水策略優(yōu)化后的L1D和L1P進行模擬。統(tǒng)計了優(yōu)化對Cache性能和系統(tǒng)性能提升的效果。分析模擬結(jié)果得出,缺失流水優(yōu)化策略使YHFT-DX的兩級Cache平均性能提升了25%,使整個系統(tǒng)平均性能提升1%。
【學位授予單位】：國防科學技術(shù)大學
【學位級別】：碩士
【學位授予年份】：2009
【分類號】：TP332
【圖文】：

設計并實現(xiàn)一種優(yōu)化策略，提高 DSP 的存儲訪問效率是本文研究的主要內(nèi)容。1.1 課題研究背景1.1.1 存儲墻問題由于 VLSI 工藝的差異，微處理器和存儲器性能的提高并不同步，存儲器訪問速度每年提高大約 7%，遠落后于微處理器性能提高的速度。當前計算機系統(tǒng)中，微處理器速度遠遠超過了存儲器的速度，而且可以預見這種差異在未來一段時期內(nèi)將會進一步擴大。以 1980 年時的性能為基準，圖 1.1 給出了 1980 年以來微處理器性能和存儲器性能隨時間增長的變化曲線圖[1]。由 CPU 曲線可以看出，從 1980年開始到 1986 年為止處理器的性能每年增長 1.25 倍，而此后到 2004 年每年增長1.52 倍，2004 年以后年增長率變?yōu)?1.20 倍，盡管處理器性能增長的速度有趨緩的趨勢，但是在存儲器訪問延遲方面卻一直沒有顯著的提高。隨著存儲器容量的增加，這種性能差距的影響日益顯著，逐漸形成一堵不可逾越的墻，這就是常說的“存儲墻”問題。

【引證文獻】

相關(guān)碩士學位論文 前2條

1 靳強;“銀河飛騰-DX”DSP高效二級cache的設計與實現(xiàn)[D];國防科學技術(shù)大學;2011年

2 楊喚榮;YHFT-DX一級Cache控制器的設計優(yōu)化與系統(tǒng)級驗證方法研究[D];國防科學技術(shù)大學;2010年

本文編號：2780078