發(fā)布時(shí)間：2017-03-30 12:02

  本文關(guān)鍵詞：基于MicroBlaze的矩陣運(yùn)算實(shí)現(xiàn)技術(shù)研究，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著陣列信號(hào)處理技術(shù)的不斷發(fā)展，矩陣運(yùn)算的地位顯得越來越重要，應(yīng)用也變的越來越廣泛。矩陣描述讓許多工程變的更簡潔，矩陣運(yùn)算也讓工程處理變的更有效�，F(xiàn)階段工程應(yīng)用中實(shí)現(xiàn)矩陣運(yùn)算的方法主要有通用數(shù)字信號(hào)處理器(DSP)、專用芯片(ASIC或FPGA)以及二者相結(jié)合的方法。DSP處理速度慢；FPGA實(shí)現(xiàn)邏輯控制較復(fù)雜，開發(fā)難度大；而FPGA+DSP方案在成本、尺寸、可靠性及可擴(kuò)展性方面存在不足。 針對(duì)該背景，本文提出了基于Xilinx FPGA內(nèi)嵌的MicroBlaze軟核的矩陣運(yùn)算單元設(shè)計(jì)方案，其架構(gòu)為MicroBlaze處理器+自定義協(xié)處理器，其中MicroBlaze處理器基于C語言開發(fā)，實(shí)現(xiàn)矩陣運(yùn)算算法的邏輯控制，協(xié)處理器基于VHDL語言開發(fā)，實(shí)現(xiàn)矩陣相乘的大量并行乘累加操作�；贛icroBlaze軟核的嵌入式系統(tǒng)具有可裁剪、可擴(kuò)展等優(yōu)良特性，而協(xié)處理器仍然采用VHDL語言并行實(shí)現(xiàn)，這樣系統(tǒng)設(shè)計(jì)不僅可以滿足高實(shí)時(shí)性的要求，同時(shí)增加了系統(tǒng)設(shè)計(jì)靈活性，，降低了系統(tǒng)開發(fā)難度，在成本、尺寸、可靠性方面也有了很大改善。這對(duì)本課題組工程應(yīng)用以及其他領(lǐng)域矩陣運(yùn)算處理相關(guān)工作具有重要的現(xiàn)實(shí)意義。
【關(guān)鍵詞】：矩陣運(yùn)算 FPGA MicroBlaze 協(xié)處理器 QR分解
【學(xué)位授予單位】：北京理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP332
【目錄】：

• 摘要5-6
• Abstract6-9
• 圖表目錄9-11
• 第1章 緒論11-19
• 1.1 選題的背景和意義11-12
• 1.2 國內(nèi)外發(fā)展趨勢(shì)和研究現(xiàn)狀12-18
• 1.2.1 矩陣運(yùn)算的研究現(xiàn)狀12-16
• 1.2.2 SoPC 研究現(xiàn)狀16-17
• 1.2.3 本課題的研究意義17-18
• 1.3 論文的主要工作和內(nèi)容安排18-19
• 第2章 MicroBlaze 軟核的原理及開發(fā)應(yīng)用19-42
• 2.1 引言19
• 2.2 PowerPC 與 MicroBlaze19-20
• 2.3 MicroBlaze 軟核研究20-38
• 2.3.1 邏輯結(jié)構(gòu)21-25
• 2.3.2 總線結(jié)構(gòu)25-36
• 2.3.3 寄存器結(jié)構(gòu)36-38
• 2.3.4 流水線結(jié)構(gòu)38
• 2.4 MicroBlaze 軟核開發(fā)38-41
• 2.4.1 XPS 與 SDK 介紹39-40
• 2.4.2 設(shè)計(jì)流程40-41
• 2.5 本章小結(jié)41-42
• 第3章 基于 MicroBlaze 的矩陣運(yùn)算實(shí)現(xiàn)方案研究42-67
• 3.1 引言42
• 3.2 硬件架構(gòu)設(shè)計(jì)42-57
• 3.2.1 MicroBlaze 模塊44-46
• 3.2.2 協(xié)處理器模塊46-51
• 3.2.3 GPIO 模塊51-54
• 3.2.4 BlockRAM 模塊54-56
• 3.2.5 時(shí)鐘模塊56
• 3.2.6 復(fù)位模塊56-57
• 3.3 系統(tǒng)軟件設(shè)計(jì)57-66
• 3.3.1 矩陣數(shù)據(jù)獲取層57-58
• 3.3.2 矩陣運(yùn)算邏輯控制層58-59
• 3.3.3 矩陣計(jì)算層59-66
• 3.4 本章小結(jié)66-67
• 第4章 系統(tǒng)設(shè)計(jì)在矩陣 QR 分解中的應(yīng)用67-78
• 4.1 引言67
• 4.2 采用 HouseHolder 變換的 QR 分解67-69
• 4.2.1 HouseHolder 變換67-68
• 4.2.2 采用 HouseHolder 變換的 QR 分解68-69
• 4.3 QR 分解的系統(tǒng)實(shí)現(xiàn)69-72
• 4.4 系統(tǒng)性能分析72-77
• 4.4.1 4 維方陣運(yùn)算72-75
• 4.4.2 5 維方陣運(yùn)算75-77
• 4.5 本章小結(jié)77-78
• 總結(jié)與展望78-80
• 參考文獻(xiàn)80-83
• 攻讀學(xué)位期間發(fā)表論文與研究成果清單83-84
• 致謝84

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前5條

1 梁迎春;曹祥建;吳海濤;;基于FPGA的可編程片上系統(tǒng)SOPC[J];肇慶學(xué)院學(xué)報(bào);2006年05期

2 周寧寧,陳燕例,李愛群;基于FPGA技術(shù)的浮點(diǎn)運(yùn)算器的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)工程與設(shè)計(jì);2005年06期

3 陳金強(qiáng);關(guān)永;劉瑾;寧婷;;基于MicroBlaze的公式發(fā)現(xiàn)系統(tǒng)研究[J];計(jì)算機(jī)工程與設(shè)計(jì);2009年08期

4 胥凌燕;申敏;;下三角矩陣求逆算法的FPGA實(shí)現(xiàn)[J];山西電子技術(shù);2007年06期

5 李濤;張忠培;;矩陣求逆的FPGA實(shí)現(xiàn)[J];通信技術(shù);2010年11期

  本文關(guān)鍵詞：基于MicroBlaze的矩陣運(yùn)算實(shí)現(xiàn)技術(shù)研究，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：277040