【摘要】：隨著半導(dǎo)體制造工藝的進(jìn)一步發(fā)展,集成電路(integrated circuit,IC)的集成度越來越高。單位面積能夠容納的IC數(shù)量劇增,集成電路的規(guī)模在不斷縮小。半導(dǎo)體工藝進(jìn)步的同時(shí)也帶來了一些問題。由于制造尺寸越小的晶體管所需要的制造難度越高,制造難度隨晶體管尺寸變化成指數(shù)級(jí)增長(zhǎng),同一芯片不同部位的一致性更加難以把控。在制造晶體管過程中一些很微小的誤差會(huì)導(dǎo)致集成后的芯片在性能上產(chǎn)生很大的差異。多核處理器相較單核處理器來說具有并行度高,性能好的優(yōu)勢(shì),已經(jīng)成為目前的主流處理器。目前在多核環(huán)境下任務(wù)調(diào)度的研究很少考慮到制程變異對(duì)多核處理器的影響,在同構(gòu)多核處理器上的研究幾乎都認(rèn)為不同核心的頻率是相同的,這是十分不準(zhǔn)確的,會(huì)引起處理器性能的損失。因此,設(shè)計(jì)合理的考慮到同構(gòu)多核處理器在生產(chǎn)過程中由于制造工藝導(dǎo)致的核心間頻率不一致的任務(wù)調(diào)度算法是十分必要的。本文從不同角度對(duì)多核處理器進(jìn)行闡述,并詳細(xì)介紹多核處理器任務(wù)調(diào)度,深入分析在多核環(huán)境下任務(wù)調(diào)度存在的問題�？紤]到制程差異,提出一種基于關(guān)鍵路徑的任務(wù)調(diào)度策略�？紤]到負(fù)載平衡,提出了任務(wù)竊取策略。為了解決在實(shí)際應(yīng)用中在制程差異影響下多核環(huán)境下處理器性能發(fā)生損失的問題,本文考慮到制程差異對(duì)同構(gòu)多核處理器核心頻率的影響,將原本計(jì)算速度相同的核心分為快核和慢核兩類�？旌颂幚黻P(guān)鍵路徑上的任務(wù),慢核處理非關(guān)鍵路徑上的任務(wù)。通過這種方式來發(fā)揮快核的優(yōu)勢(shì),降低慢核對(duì)處理器性能的限制。其次,考慮到隨著任務(wù)的執(zhí)行,關(guān)鍵路徑可能發(fā)生變化的情況,提出一種動(dòng)態(tài)檢測(cè)關(guān)鍵路徑的策略�，F(xiàn)有的基于關(guān)鍵路徑的任務(wù)調(diào)度策略無法解決隨著任務(wù)執(zhí)行產(chǎn)生的關(guān)鍵路徑變化的問題。本文通過記錄上次判定為關(guān)鍵任務(wù)的任務(wù)以及當(dāng)前就緒任務(wù)的優(yōu)先級(jí)來判斷關(guān)鍵路徑是否發(fā)生變化。在關(guān)鍵路徑發(fā)生變化后,可以重新檢測(cè)關(guān)鍵路徑,以便于后續(xù)的任務(wù)調(diào)度。在任務(wù)優(yōu)先圖深度很深或是寬度很寬的情況下,會(huì)出現(xiàn)兩種情況。一種是關(guān)鍵路徑上的任務(wù)數(shù)目很多而只有很少的任務(wù)在非關(guān)鍵路徑上;另一種情況是關(guān)鍵路徑上的任務(wù)數(shù)目很少而非關(guān)鍵路徑上的任務(wù)很多。此時(shí),可能會(huì)出現(xiàn)一類核心執(zhí)行完任務(wù)一直空閑而另一類核心過載的情況。為了解決上述問題,提出任務(wù)竊取策略。在該策略中,空閑核心幫助忙碌核心執(zhí)行任務(wù)。最后,通過實(shí)驗(yàn)對(duì)算法性能進(jìn)行驗(yàn)證。通過隨機(jī)生成任務(wù)數(shù)目不同的任務(wù)優(yōu)先圖,在核心數(shù)目不同的情況下進(jìn)行實(shí)驗(yàn),在運(yùn)行時(shí)間以及算法健壯性方面與其他兩個(gè)算法進(jìn)行對(duì)比,發(fā)現(xiàn)本文提出的算法降低了運(yùn)行時(shí)間并且更穩(wěn)定,更適合于在實(shí)際生產(chǎn)過程中有制程差異的多核環(huán)境下進(jìn)行任務(wù)調(diào)度。
【學(xué)位授予單位】：吉林大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類號(hào)】：TP332
【圖文】：

第 1 章 緒 論算單元之間的通信變成在同一個(gè)計(jì)算單元內(nèi)部的通信。a 所示的任務(wù)優(yōu)先圖，通過將任務(wù) t1復(fù)制到計(jì)算單元 P1和 P2上 t1，這樣可以使任務(wù) t3在計(jì)算單元 P2上的開始時(shí)間變小，也發(fā)性，使得任務(wù) t1和 t3之間的通信時(shí)間變?yōu)?0。

圖 2.1 Vth距離差異圖（μ=0.2 σ=0.5）比系統(tǒng)差異更細(xì)的粒度，各個(gè)晶體管的層面，而不因此，不可能用與系統(tǒng)差異相同的顯式方式，即通有自己的參數(shù)的方法模擬隨機(jī)變化。研究表明，rand 的正態(tài)分布[29]。隨機(jī)差異，Vth在系統(tǒng)差異與隨機(jī)差異均滿足正態(tài)聯(lián)合差異的均值如式 2.3 所示，標(biāo)準(zhǔn)差如式 2.4 分combinerandsys ……………………22combinerandsys ……………………制程變異影響，導(dǎo)致晶體管開關(guān)速度發(fā)生變化，從

圖 2.2 任務(wù)優(yōu)先圖on Graph，TIG）[35]：在任務(wù)系。該模型如圖 2.3 所示。圖 2.3 任務(wù)交互圖Task Graph，HTG）[36]：一個(gè)務(wù)圖。

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;面向多媒體及通信等領(lǐng)域的多核處理器[J];技術(shù)與市場(chǎng);2015年02期

2 開磊;;多核處理器關(guān)鍵技術(shù)分析[J];大眾投資指南;2019年06期

3 ;最數(shù)字[J];飛碟探索;2016年07期

4 老虎;;嵌入式智能計(jì)算擴(kuò)展多核處理器市場(chǎng)空間[J];電子產(chǎn)品世界;2014年05期

5 于伏亮;;一種有效的多核處理器計(jì)算模型設(shè)計(jì)與分析[J];信息與電腦(理論版);2013年11期

6 張洋;;虞志益:引領(lǐng)多核處理器創(chuàng)新之路[J];中國(guó)發(fā)明與專利;2013年01期

7 黃國(guó)睿;張平;魏廣博;;多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢(shì)[J];計(jì)算機(jī)工程與設(shè)計(jì);2009年10期

8 謝向輝;胡蘇太;李宏亮;;多核處理器及其對(duì)系統(tǒng)結(jié)構(gòu)設(shè)計(jì)的影響[J];計(jì)算機(jī)科學(xué)與探索;2008年06期

9 ;多核處理器的軟件優(yōu)化[J];新電腦;2008年05期

10 許珊琳;;多核處理器——計(jì)算領(lǐng)域的又一次革命[J];中國(guó)集成電路;2006年05期

相關(guān)會(huì)議論文 前10條

1 何軍;王飆;;通用多核處理器發(fā)展現(xiàn)狀和趨勢(shì)研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

2 劉磊;周慶;井蔚;劉冰;;基于多核處理器的網(wǎng)絡(luò)安全協(xié)議并行處理研究[A];第26次全國(guó)計(jì)算機(jī)安全學(xué)術(shù)交流會(huì)論文集[C];2011年

3 王力生;張欣;;基于多核處理器的動(dòng)態(tài)負(fù)載平衡并行遺傳算法[A];全國(guó)第20屆計(jì)算機(jī)技術(shù)與應(yīng)用學(xué)術(shù)會(huì)議（CACIS·2009）暨全國(guó)第1屆安全關(guān)鍵技術(shù)與應(yīng)用學(xué)術(shù)會(huì)議論文集（上冊(cè)）[C];2009年

4 孟憲元;;異構(gòu)多核處理器實(shí)現(xiàn)智能處理系統(tǒng)[A];第十屆全國(guó)信號(hào)和智能信息處理與應(yīng)用學(xué)術(shù)會(huì)議�？痆C];2016年

5 萬志濤;章恒;張若淵;;基于多核處理器的深度包檢測(cè)的實(shí)現(xiàn)和性能評(píng)估[A];中國(guó)通信學(xué)會(huì)信息通信網(wǎng)絡(luò)技術(shù)委員會(huì)2009年年會(huì)論文集（上冊(cè)）[C];2009年

6 方娟;張紅波;;多核處理器預(yù)取策略的研究[A];2010年全國(guó)開放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集[C];2010年

7 李建軍;吳家鑄;羅恒;;一種面向多核的高效硬件信號(hào)燈[A];第十九屆計(jì)算機(jī)工程與工藝年會(huì)暨第五屆微處理器技術(shù)論壇論文集[C];2015年

8 孟憲元;;為智能應(yīng)用的異構(gòu)多核處理FPGA[A];第十一屆全國(guó)信號(hào)和智能信息處理與應(yīng)用學(xué)術(shù)會(huì)議�？痆C];2017年

9 周輝;晏磊;趙紅穎;高鵬騏;楊福興;;基于多核處理器DM270的高分辨率CMOS成像系統(tǒng)設(shè)計(jì)[A];中國(guó)感光學(xué)會(huì)第七次全國(guó)會(huì)員代表大會(huì)暨學(xué)術(shù)年會(huì)和第七屆青年學(xué)術(shù)交流會(huì)論文摘要集[C];2006年

10 劉瀟驍;余金山;劉蓬俠;趙振宇;方糧;潘文勝;歐陽海燕;;一種支持多核處理器掃描鏈低速與實(shí)速測(cè)試的時(shí)鐘控制電路[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

相關(guān)重要報(bào)紙文章 前10條

1 記者 曹繼軍 顏維琦;我國(guó)多核處理器研究實(shí)現(xiàn)新突破[N];光明日?qǐng)?bào);2012年

2 ;勤哲Excel服務(wù)器2013版強(qiáng)化多核處理器支持[N];電腦報(bào);2013年

3 簡(jiǎn)墨;新“硬”用風(fēng)暴[N];電腦報(bào);2009年

4 蔣楠;美國(guó) 青少年變身“多核處理器”[N];中國(guó)計(jì)算機(jī)報(bào);2006年

5 MCU;RMI推出業(yè)內(nèi)高性能的多核處理器[N];電子報(bào);2009年

6 慶廣;多核處理器助力無線多媒體業(yè)務(wù)拓展[N];中國(guó)電子報(bào);2009年

7 江南計(jì)算技術(shù)研究所 何正未;軟件滯后制約多核應(yīng)用[N];計(jì)算機(jī)世界;2006年

8 本報(bào)記者 陳斌;多核處理器的未來路徑[N];計(jì)算機(jī)世界;2008年

9 李梅　編譯;多核處理器新年井噴[N];計(jì)算機(jī)世界;2007年

10 Hillstone首席軟件架構(gòu)師 王鐘;多核是更好的選擇[N];網(wǎng)絡(luò)世界;2009年

相關(guān)博士學(xué)位論文 前10條

1 苑風(fēng)凱;多核處理器末級(jí)私有高速緩存優(yōu)化技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2017年

2 蔣小文;多核實(shí)時(shí)系統(tǒng)的節(jié)能和可靠性優(yōu)化調(diào)度研究[D];浙江大學(xué);2018年

3 李文U

本文編號(hào)：2765739