【摘要】：LCoS(Liquid Crystal on Silicon)芯片是一種在硅基液晶技術(shù)基礎(chǔ)上發(fā)展起來的微顯示芯片,常用于如可穿戴式設(shè)備的電子產(chǎn)品中,具有低功耗、高顯示分辨率等優(yōu)點(diǎn)。LCoS芯片目前最常用的顯示方式是RGB空間彩色顯示,RGB彩色空間中的任何一個(gè)像素點(diǎn)都可以表示一種顏色。RGB空間彩色的不足在于像素點(diǎn)的顏色發(fā)生變化的可能性會(huì)非常高。而LCoS時(shí)序彩色顯示則利用人眼的視覺短暫性,將高速的順序三基色光綜合成彩色光,給人的感覺就是穩(wěn)定的彩色圖像。本文基于LCoS時(shí)序彩色顯示設(shè)計(jì)了一種可嵌入LCoS顯示芯片的DDR2(Double Data Rate Ⅱ)內(nèi)存控制器,內(nèi)部含有具有 AMBA(Advanced Microcontroller Bus Architecture)總線結(jié)構(gòu)的1個(gè)寫數(shù)據(jù)主機(jī)和6個(gè)讀數(shù)據(jù)主機(jī),為從機(jī)提供相關(guān)的讀寫指令、地址和數(shù)據(jù)。該控制器也支持可配置DDR2使能自刷新和自動(dòng)刷新模式,并提供了 5種低功耗模式。在低功耗模式下,該控制器不會(huì)向DDR2內(nèi)存提供高速差分時(shí)鐘。本設(shè)計(jì)根據(jù)DDR2協(xié)議規(guī)范,編寫系統(tǒng)spec和子模塊spec,設(shè)計(jì)采用模塊化設(shè)計(jì)方法,DDR2控制器主要包括物理層和協(xié)議層。每層又細(xì)分為各功能子模塊。協(xié)議層中的工作模式切換模塊會(huì)根據(jù)系統(tǒng)狀態(tài)自動(dòng)使能低功耗模式。協(xié)議層還包含了一個(gè)命令隊(duì)列,用于對(duì)各個(gè)讀寫主機(jī)發(fā)送的指令根據(jù)優(yōu)先級(jí)進(jìn)行排隊(duì),然后發(fā)送到DDR2存儲(chǔ)器。物理層中包含了一個(gè)數(shù)字鎖相環(huán),這樣會(huì)向DDR2內(nèi)存提供更精準(zhǔn)的數(shù)據(jù)同步信號(hào),同時(shí)其數(shù)據(jù)分片模塊會(huì)提供差分的時(shí)鐘和數(shù)據(jù)信號(hào)。在對(duì)DDR2內(nèi)存的內(nèi)部結(jié)構(gòu)以及基本工作原理進(jìn)行詳細(xì)了解和研究DDR2 SDRAM JEDEC協(xié)議JESD79-2F的基礎(chǔ)上,本課題DDR2控制器的各個(gè)功能模塊程序采用Verilog硬件描述語言進(jìn)行設(shè)計(jì)。利用Synopsys的VCS工具對(duì)各控制器模塊代碼進(jìn)行功能仿真及驗(yàn)證,編寫腳本文件,利用DC邏輯綜合工具對(duì)控制器代碼進(jìn)行翻譯和優(yōu)化以及單元庫映射,完成對(duì)流片后芯片的測(cè)試工作。
【學(xué)位授予單位】：湘潭大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TP332
【圖文】：

ＤＤＲ２邋ＳＤＲＡＭ是基于ＣＭＯＳ的高速隨機(jī)訪問存儲(chǔ)器，內(nèi)部含有４個(gè)Ｂａｎｋ逡逑存儲(chǔ)體。下圖是ＩＳＳＩ公司的一款１６ＭｅｇＸ邋１６的ＤＤＲ２邋ＳＤＲＡＭ的內(nèi)部結(jié)構(gòu)圖［１４］，逡逑如圖２－１所示：逡逑ＣＬＫ—？逡逑ＯＪＣ＃—？邐邐邋—邋邐逡逑ＣＫＥ—？邋ＣＯＭＭＡＮＤ邐ＲＥＦＲＥＳＨ邐ｎｒｖｉ逡逑ＯＤＴ—？邋ＤＥＣＯＤＥＲ＊邐＊邋ＣＯＮＴＲＯＬＬＥＲ逡逑ＣＳ？邋—＊■邋ＣＬＯＣＫ邐￣邐邐！——逡逑ＧＥＮＥＲＡＴＯＲ邐＾ＣＦ邐ＤＬＬ逡逑ＣＡＳ＊－＊邐■■邐｜邋ＲＥＦＲＥＳＨ邐＿－ｌ—Ｊ邐｜逡逑ＷＥ＊—邐ＣＯｍ－ＲＯＬＬＥ逡逑ｗ邋｜邋ＭＯＤＥ邐ＲＥＦＲＥＳＨ邋｜邐邋‘邐＋邐邐逡逑Ｆ邋ＲＥＧＩＳＴＥ邐ＣＯＵＮＴＥＲ逡逑Ｉ邋Ｉ邋Ｒ￥邐，邋ｉ邋Ｌ邐邐１邐Ｉ邐ＭＥＭＯＲＹ邋ＣＥＬＬ邐ＯＤＴＣＩＲＣＵｒｒ逡逑ｊ邐邐邋｜邋ＢＵＦＦＥＲ邋｜邐｜邐｜邐‘邋‘邐邋個(gè)邋ＤＭｔＤＭｂ逡逑ＩＯＧＡＴＥ邋邐邐邋邐１逡逑ＣＯＬＵＭＮ邐ＢＡＮＫＣＯＮＴＲＯＬＬＯＧ．Ｃ邐邐！逡逑嚴(yán)邋ＡＤＤＲＥＳＳ邋ＬＡＴＣＨ邐＇逡逑４ｒ邐邐邐邐邋Ｔ邐ＤＱＳ？－ＤＱＳｂ．逡逑邐１邐ｉｌｌ邐１邐邋／Ｉ邐Ｄ0Ｓ？？－Ｄ0Ｓｂ？逡逑ＢＵＲＳＴ邋ＣＯＵＮＴＥＲ邐＇邐＾邋ＣＯＬＵＭＮ邋ＤＥＣＯＤＥＲ邐＾邋（：邐｜逡逑ＧＥＮＥＲＡＴＯＲ邋＾逡逑ＣＯＬＵＭＮ邐＿邐部分Ｓ線的分支逡逑ＡＤＤＲＥＳＳ邋ＢＵＲＲＥＲ逡逑

這樣我們就容易正確地找到選定的單元格位置。對(duì)于單個(gè)存儲(chǔ)器而言，這逡逑種表格就是存儲(chǔ)器的一個(gè)Ｂａｎｋ，該單元格就是Ｂａｎｋ中的一個(gè)存儲(chǔ)單元。逡逑ＤＤＲ２內(nèi)部Ｂａｎｋ示意圖如圖２－２所示：逡逑Ｂ１邐Ｃ邋（列地址）逡逑０邐１邐２邐３邐４邐５邐６邐７逡逑１逡逑Ｒ邋（行上邐Ｂ邐逡逑地址）３逡逑４逡逑５逡逑６逡逑７逡逑圖２－２邋ＤＤＲ２內(nèi)部Ｂａｎｋ示意圖逡逑從ＤＤＲ２的Ｂａｎｋ示意圖中可以得知，假如Ｂ１是ＤＤＲ２內(nèi)存陣列中的一個(gè)逡逑Ｂａｎｋ，Ｒ是這個(gè)Ｂａｎｋ中的行地址，Ｃ是這個(gè)Ｂａｎｋ中的列地址。圖中紅色方塊逡逑示意的單元格即為選定地址為Ｂｌ、Ｒ２、Ｃ６且要對(duì)其執(zhí)行指令操作的存儲(chǔ)單元逡逑［１１］６逡逑0逡逑２．２ＤＤＲ２與ＤＤＲ的區(qū)另ＩＪ逡逑ＤＤＲ２協(xié)議規(guī)范是ＪＥＤＥＣ邋（固態(tài)技術(shù)協(xié)會(huì)）早期專著的一種內(nèi)存協(xié)議標(biāo)準(zhǔn)，逡逑與上一代ＤＤＲ內(nèi)存協(xié)議標(biāo)準(zhǔn)主要區(qū)別在于同樣是在時(shí)鐘的雙邊沿對(duì)數(shù)據(jù)進(jìn)行采逡逑樣的基本傳輸方式，但ＤＤＲ２內(nèi)存的預(yù)取速率卻是ＤＤＲ內(nèi)存預(yù)取速率的兩倍，逡逑即４－ｂｉｔ數(shù)據(jù)預(yù)取［１６１１。換句話說，ＤＤＲ２內(nèi)存單個(gè)時(shí)鐘可以以外部總線速率的４逡逑７逡逑

能夠提高數(shù)據(jù)傳輸率的關(guān)鍵技術(shù)所在，可以在不提升內(nèi)存陣列工作頻率的同時(shí)還逡逑能提高數(shù)據(jù)傳輸帶寬�，F(xiàn)有的ＤＤＲ３采用了邋８－ｂｉｔ數(shù)據(jù)預(yù)取機(jī)制［１７］１２。逡逑ＤＤＲ２的預(yù)讀取機(jī)制如圖２－３所示：逡逑Ｐｉｐｅｌｉｎｅ邋ａｒｃｈｉｔｅｃｔｕｒｅ逡逑Ａｄｄｒ邐邐Ｌ＿（＾ＶＪ邐＿？邋ｆｍｏｒｙ邋一＾邐Ｌｄｑ逡逑Ａｒｒａｙｓ逡逑——＾邐￣￣｜＞邋邐逡逑ＣＬＫ邐》逡逑Ｐｒｅｆｅｔｃｈ邋ａｒｃｈｉｔｅｃｔｕｒｅ逡逑——邐ｆｎ，ｏｒｙ邋＝邋Ｐａｒｔｏｌｅｌ邋一－邋ｐ９逡逑＾一＾Ａｒｒａｙｓ邋＿－邋Ｓｅｒｉａｌ逡逑邐＾邐Ｉ邐邐逡逑ＣＬＫ邐ＣＬＫｊ邐逡逑Ｖ邐邐邐邐邐ｙ逡逑圖２－３邋ＤＤＲ２預(yù)讀取機(jī)制圖逡逑ＤＤＲ內(nèi)存通常采用ＴＳＯＰ芯片封裝形式，當(dāng)工作頻率過高時(shí)，它過長的管逡逑腳會(huì)產(chǎn)生很強(qiáng)的寄生效應(yīng)，這樣會(huì)嚴(yán)重干擾信號(hào)的穩(wěn)定性且對(duì)ＤＤＲ工作頻率的逡逑提升帶來困難。相反，ＤＤＲ２內(nèi)存采用的是ＦＢＧＡ封裝形式。與ＴＳＯＰ封裝形式逡逑相比較，ＦＢＧＡ封裝能夠提供更高的封裝性能［１６］１。ＤＤＲ２采用標(biāo)準(zhǔn)的１．８Ｖ電壓，逡逑相比于ＤＤＲ協(xié)議規(guī)范的２．５Ｖ電壓，有了很大程度的降低，這樣就會(huì)產(chǎn)生明顯更逡逑小的發(fā)熱量和更低的功率消耗。逡逑表２．１給出了邋ＤＤＲ２與ＤＤＲ內(nèi)存的參數(shù)對(duì)比。逡逑表２．２ＤＤＲ與ＤＤＲ２內(nèi)存參數(shù)對(duì)比逡逑參數(shù)邐ＤＤＲ邋ＳＤＲＡＭ邐ＤＤＲ２邋ＳＤＲＡＭ逡逑性能（Ｐｅｒｆｏｒｍａｎｃｅ）邐１００－２００ＭＨｚ邐２００－５３３ＭＨｚ逡逑數(shù)據(jù)傳輸速率邐１３３－４００Ｍｂｐｓ邐４００－８００Ｍｂｐｓ逡逑容量（Ｃａｐａｃｉｔｙ）邐６４ＭＢ－１ＧＢ邐２５６ＭＢ－

【參考文獻(xiàn)】

相關(guān)期刊論文 前6條

1 李明;代永平;;一種基于LCoS時(shí)序彩色顯示降低SDRAM時(shí)鐘頻率的方法[J];光電子技術(shù);2015年03期

2 仵宗欽;王曉曼;劉鵬;王奇;張立媛;;基于FPGA的SDRAM控制器設(shè)計(jì)與實(shí)現(xiàn)[J];電子與封裝;2014年10期

3 杜斐;田澤;許宏杰;盧俊;;一種高效的視頻編碼系統(tǒng)存儲(chǔ)器接口的驗(yàn)證[J];計(jì)算機(jī)技術(shù)與發(fā)展;2014年04期

4 李冠章;羅武勝;李沛;;基于人眼視覺特性的彩色圖像增強(qiáng)算法[J];光電工程;2009年11期

5 任穎;黃建國;;基于FPGA的DRR2 SDRAM控制器接口的簡化設(shè)計(jì)方法及實(shí)現(xiàn)[J];電子質(zhì)量;2008年11期

6 黃國強(qiáng);;硬件描述語言及其開發(fā)流程[J];科技廣場(chǎng);2004年12期

相關(guān)碩士學(xué)位論文 前10條

1 譚振平;基于MIPI協(xié)議的顯示驅(qū)動(dòng)接口設(shè)計(jì)[D];湘潭大學(xué);2016年

2 高勝;高速采樣數(shù)據(jù)存儲(chǔ)控制器的設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2016年

3 楊軍;基于FPGA的DDR3控制器IP設(shè)計(jì)與驗(yàn)證[D];南昌航空大學(xué);2015年

4 譚燕林;基于FPGA的DDR2 SDRAM控制器設(shè)計(jì)[D];東南大學(xué);2016年

5 章華;數(shù)字音頻處理器芯片XD2309的后端設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2013年

6 孟曉東;基于FPGA的DDR3控制器設(shè)計(jì)與驗(yàn)證[D];國防科學(xué)技術(shù)大學(xué);2012年

7 容濤濤;適用于DDR SDRAM的控制器設(shè)計(jì)[D];西安電子科技大學(xué);2012年

8 趙冠楠;基于FPGA的內(nèi)存控制器的設(shè)計(jì)與應(yīng)用[D];太原理工大學(xué);2010年

9 王坤;SAR實(shí)時(shí)成像處理機(jī)采集和轉(zhuǎn)置模塊的設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2010年

10 韋喜波;DDR SDRAM控制器的設(shè)計(jì)與驗(yàn)證[D];哈爾濱工業(yè)大學(xué);2009年

本文編號(hào)：2765372