發(fā)布時間：2020-07-22 05:12

【摘要】：LCoS(Liquid Crystal on Silicon)芯片是一種在硅基液晶技術基礎上發(fā)展起來的微顯示芯片,常用于如可穿戴式設備的電子產品中,具有低功耗、高顯示分辨率等優(yōu)點。LCoS芯片目前最常用的顯示方式是RGB空間彩色顯示,RGB彩色空間中的任何一個像素點都可以表示一種顏色。RGB空間彩色的不足在于像素點的顏色發(fā)生變化的可能性會非常高。而LCoS時序彩色顯示則利用人眼的視覺短暫性,將高速的順序三基色光綜合成彩色光,給人的感覺就是穩(wěn)定的彩色圖像。本文基于LCoS時序彩色顯示設計了一種可嵌入LCoS顯示芯片的DDR2(Double Data Rate Ⅱ)內存控制器,內部含有具有 AMBA(Advanced Microcontroller Bus Architecture)總線結構的1個寫數據主機和6個讀數據主機,為從機提供相關的讀寫指令、地址和數據。該控制器也支持可配置DDR2使能自刷新和自動刷新模式,并提供了 5種低功耗模式。在低功耗模式下,該控制器不會向DDR2內存提供高速差分時鐘。本設計根據DDR2協議規(guī)范,編寫系統(tǒng)spec和子模塊spec,設計采用模塊化設計方法,DDR2控制器主要包括物理層和協議層。每層又細分為各功能子模塊。協議層中的工作模式切換模塊會根據系統(tǒng)狀態(tài)自動使能低功耗模式。協議層還包含了一個命令隊列,用于對各個讀寫主機發(fā)送的指令根據優(yōu)先級進行排隊,然后發(fā)送到DDR2存儲器。物理層中包含了一個數字鎖相環(huán),這樣會向DDR2內存提供更精準的數據同步信號,同時其數據分片模塊會提供差分的時鐘和數據信號。在對DDR2內存的內部結構以及基本工作原理進行詳細了解和研究DDR2 SDRAM JEDEC協議JESD79-2F的基礎上,本課題DDR2控制器的各個功能模塊程序采用Verilog硬件描述語言進行設計。利用Synopsys的VCS工具對各控制器模塊代碼進行功能仿真及驗證,編寫腳本文件,利用DC邏輯綜合工具對控制器代碼進行翻譯和優(yōu)化以及單元庫映射,完成對流片后芯片的測試工作。
【學位授予單位】：湘潭大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TP332
【圖文】：

ＤＤＲ２邋ＳＤＲＡＭ是基于ＣＭＯＳ的高速隨機訪問存儲器，內部含有４個Ｂａｎｋ逡逑存儲體。下圖是ＩＳＳＩ公司的一款１６ＭｅｇＸ邋１６的ＤＤＲ２邋ＳＤＲＡＭ的內部結構圖［１４］，逡逑如圖２－１所示：逡逑ＣＬＫ—？逡逑ＯＪＣ�！�？邐邐邋—邋邐逡逑ＣＫＥ—？邋ＣＯＭＭＡＮＤ邐ＲＥＦＲＥＳＨ邐ｎｒｖｉ逡逑ＯＤＴ—？邋ＤＥＣＯＤＥＲ＊邐＊邋ＣＯＮＴＲＯＬＬＥＲ逡逑ＣＳ？邋—＊■邋ＣＬＯＣＫ邐￣邐邐！——逡逑ＧＥＮＥＲＡＴＯＲ邐＾ＣＦ邐ＤＬＬ逡逑ＣＡＳ＊－＊邐■■邐｜邋ＲＥＦＲＥＳＨ邐＿－ｌ—Ｊ邐｜逡逑ＷＥ＊—邐ＣＯｍ－ＲＯＬＬＥ逡逑ｗ邋｜邋ＭＯＤＥ邐ＲＥＦＲＥＳＨ邋｜邐邋‘邐＋邐邐逡逑Ｆ邋ＲＥＧＩＳＴＥ邐ＣＯＵＮＴＥＲ逡逑Ｉ邋Ｉ邋Ｒ￥邐，邋ｉ邋Ｌ邐邐１邐Ｉ邐ＭＥＭＯＲＹ邋ＣＥＬＬ邐ＯＤＴＣＩＲＣＵｒｒ逡逑ｊ邐邐邋｜邋ＢＵＦＦＥＲ邋｜邐｜邐｜邐‘邋‘邐邋個邋ＤＭｔＤＭｂ逡逑ＩＯＧＡＴＥ邋邐邐邋邐１逡逑ＣＯＬＵＭＮ邐ＢＡＮＫＣＯＮＴＲＯＬＬＯＧ．Ｃ邐邐！逡逑嚴邋ＡＤＤＲＥＳＳ邋ＬＡＴＣＨ邐＇逡逑４ｒ邐邐邐邐邋Ｔ邐ＤＱＳ？－ＤＱＳｂ．逡逑邐１邐ｉｌｌ邐１邐邋／Ｉ邐Ｄ0Ｓ？？－Ｄ0Ｓｂ？逡逑ＢＵＲＳＴ邋ＣＯＵＮＴＥＲ邐＇邐＾邋ＣＯＬＵＭＮ邋ＤＥＣＯＤＥＲ邐＾邋（：邐｜逡逑ＧＥＮＥＲＡＴＯＲ邋＾逡逑ＣＯＬＵＭＮ邐＿邐部分Ｓ線的分支逡逑ＡＤＤＲＥＳＳ邋ＢＵＲＲＥＲ逡逑

這樣我們就容易正確地找到選定的單元格位置。對于單個存儲器而言，這逡逑種表格就是存儲器的一個Ｂａｎｋ，該單元格就是Ｂａｎｋ中的一個存儲單元。逡逑ＤＤＲ２內部Ｂａｎｋ示意圖如圖２－２所示：逡逑Ｂ１邐Ｃ邋（列地址）逡逑０邐１邐２邐３邐４邐５邐６邐７逡逑１逡逑Ｒ邋（行上邐Ｂ邐逡逑地址）３逡逑４逡逑５逡逑６逡逑７逡逑圖２－２邋ＤＤＲ２內部Ｂａｎｋ示意圖逡逑從ＤＤＲ２的Ｂａｎｋ示意圖中可以得知，假如Ｂ１是ＤＤＲ２內存陣列中的一個逡逑Ｂａｎｋ，Ｒ是這個Ｂａｎｋ中的行地址，Ｃ是這個Ｂａｎｋ中的列地址。圖中紅色方塊逡逑示意的單元格即為選定地址為Ｂｌ、Ｒ２、Ｃ６且要對其執(zhí)行指令操作的存儲單元逡逑［１１］６逡逑0逡逑２．２ＤＤＲ２與ＤＤＲ的區(qū)另ＩＪ逡逑ＤＤＲ２協議規(guī)范是ＪＥＤＥＣ邋（固態(tài)技術協會）早期專著的一種內存協議標準，逡逑與上一代ＤＤＲ內存協議標準主要區(qū)別在于同樣是在時鐘的雙邊沿對數據進行采逡逑樣的基本傳輸方式，但ＤＤＲ２內存的預取速率卻是ＤＤＲ內存預取速率的兩倍，逡逑即４－ｂｉｔ數據預�。郏保叮保�。換句話說，ＤＤＲ２內存單個時鐘可以以外部總線速率的４逡逑７逡逑

能夠提高數據傳輸率的關鍵技術所在，可以在不提升內存陣列工作頻率的同時還逡逑能提高數據傳輸帶寬�，F有的ＤＤＲ３采用了邋８－ｂｉｔ數據預取機制［１７］１２。逡逑ＤＤＲ２的預讀取機制如圖２－３所示：逡逑Ｐｉｐｅｌｉｎｅ邋ａｒｃｈｉｔｅｃｔｕｒｅ逡逑Ａｄｄｒ邐邐Ｌ＿（＾ＶＪ邐＿？邋ｆｍｏｒｙ邋一＾邐Ｌｄｑ逡逑Ａｒｒａｙｓ逡逑——＾邐￣￣｜＞邋邐逡逑ＣＬＫ邐》逡逑Ｐｒｅｆｅｔｃｈ邋ａｒｃｈｉｔｅｃｔｕｒｅ逡逑——邐ｆｎ，ｏｒｙ邋＝邋Ｐａｒｔｏｌｅｌ邋一－邋ｐ９逡逑＾一＾Ａｒｒａｙｓ邋＿－邋Ｓｅｒｉａｌ逡逑邐＾邐Ｉ邐邐逡逑ＣＬＫ邐ＣＬＫｊ邐逡逑Ｖ邐邐邐邐邐ｙ逡逑圖２－３邋ＤＤＲ２預讀取機制圖逡逑ＤＤＲ內存通常采用ＴＳＯＰ芯片封裝形式，當工作頻率過高時，它過長的管逡逑腳會產生很強的寄生效應，這樣會嚴重干擾信號的穩(wěn)定性且對ＤＤＲ工作頻率的逡逑提升帶來困難。相反，ＤＤＲ２內存采用的是ＦＢＧＡ封裝形式。與ＴＳＯＰ封裝形式逡逑相比較，ＦＢＧＡ封裝能夠提供更高的封裝性能［１６］１。ＤＤＲ２采用標準的１．８Ｖ電壓，逡逑相比于ＤＤＲ協議規(guī)范的２．５Ｖ電壓，有了很大程度的降低，這樣就會產生明顯更逡逑小的發(fā)熱量和更低的功率消耗。逡逑表２．１給出了邋ＤＤＲ２與ＤＤＲ內存的參數對比。逡逑表２．２ＤＤＲ與ＤＤＲ２內存參數對比逡逑參數邐ＤＤＲ邋ＳＤＲＡＭ邐ＤＤＲ２邋ＳＤＲＡＭ逡逑性能（Ｐｅｒｆｏｒｍａｎｃｅ）邐１００－２００ＭＨｚ邐２００－５３３ＭＨｚ逡逑數據傳輸速率邐１３３－４００Ｍｂｐｓ邐４００－８００Ｍｂｐｓ逡逑容量（Ｃａｐａｃｉｔｙ）邐６４ＭＢ－１ＧＢ邐２５６ＭＢ－

【參考文獻】

相關期刊論文 前6條

1 李明;代永平;;一種基于LCoS時序彩色顯示降低SDRAM時鐘頻率的方法[J];光電子技術;2015年03期

2 仵宗欽;王曉曼;劉鵬;王奇;張立媛;;基于FPGA的SDRAM控制器設計與實現[J];電子與封裝;2014年10期

3 杜斐;田澤;許宏杰;盧俊;;一種高效的視頻編碼系統(tǒng)存儲器接口的驗證[J];計算機技術與發(fā)展;2014年04期

4 李冠章;羅武勝;李沛;;基于人眼視覺特性的彩色圖像增強算法[J];光電工程;2009年11期

5 任穎;黃建國;;基于FPGA的DRR2 SDRAM控制器接口的簡化設計方法及實現[J];電子質量;2008年11期

6 黃國強;;硬件描述語言及其開發(fā)流程[J];科技廣場;2004年12期

相關碩士學位論文 前10條

1 譚振平;基于MIPI協議的顯示驅動接口設計[D];湘潭大學;2016年

2 高勝;高速采樣數據存儲控制器的設計與實現[D];電子科技大學;2016年

3 楊軍;基于FPGA的DDR3控制器IP設計與驗證[D];南昌航空大學;2015年

4 譚燕林;基于FPGA的DDR2 SDRAM控制器設計[D];東南大學;2016年

5 章華;數字音頻處理器芯片XD2309的后端設計與驗證[D];西安電子科技大學;2013年

6 孟曉東;基于FPGA的DDR3控制器設計與驗證[D];國防科學技術大學;2012年

7 容濤濤;適用于DDR SDRAM的控制器設計[D];西安電子科技大學;2012年

8 趙冠楠;基于FPGA的內存控制器的設計與應用[D];太原理工大學;2010年

9 王坤;SAR實時成像處理機采集和轉置模塊的設計與實現[D];電子科技大學;2010年

10 韋喜波;DDR SDRAM控制器的設計與驗證[D];哈爾濱工業(yè)大學;2009年

本文編號：2765372