【摘要】：分片式處理器體系結(jié)構(gòu)能夠很好地應(yīng)對納米工藝代的功耗、線延遲、設(shè)計(jì)和驗(yàn)證復(fù)雜度等一系列問題,是一種具有良好性能擴(kuò)展?jié)摿Φ钠隙嗵幚砥鹘Y(jié)構(gòu)設(shè)計(jì)方案。如何在分片式處理器體系結(jié)構(gòu)上支持通用目的程序設(shè)計(jì)是決定這種結(jié)構(gòu)成敗的關(guān)鍵。要解決這個(gè)問題,只有通過軟硬件的協(xié)同設(shè)計(jì)才能找到突破口。分片式處理器結(jié)構(gòu)上軟硬件協(xié)同設(shè)計(jì)的首要問題就是要設(shè)計(jì)能高度暴露程序并行性、降低能耗的指令集體系結(jié)構(gòu);其次是為這種體系結(jié)構(gòu)設(shè)計(jì)和實(shí)現(xiàn)一個(gè)高效的編譯系統(tǒng)。本文圍繞一種分片式處理器TPA-PI,研究一種類數(shù)據(jù)流指令集體系結(jié)構(gòu)及其編譯和優(yōu)化技術(shù),包括如何通過軟硬件系統(tǒng)協(xié)同工作,管理片上大量計(jì)算、存儲和網(wǎng)絡(luò)資源;如何利用并行編譯器挖掘和表示程序中的并行性;以及如何開發(fā)適合新結(jié)構(gòu)新應(yīng)用的編譯優(yōu)化技術(shù),進(jìn)一步提高處理器性能等。主要研究內(nèi)容和成果包括: (1)為分片式處理器TPA-PI設(shè)計(jì)了指令集系統(tǒng)DISC-I。DISC-I是一種類數(shù)據(jù)流指令集體系結(jié)構(gòu),具有塊原子執(zhí)行、指令間直接通信的特點(diǎn),并具有高效支持指令級并行性、降低單條指令的執(zhí)行開銷、簡化硬件結(jié)構(gòu),以及支持多粒度、多層次開發(fā)程序并行性等眾多優(yōu)勢。 (2)基于LLVM編譯框架,設(shè)計(jì)和實(shí)現(xiàn)了TPA-PI并行編譯器。該編譯器將程序劃分為多個(gè)超塊,為每個(gè)超塊分配硬件資源,并將每個(gè)超塊內(nèi)的指令映射到硬件襯底上。TPA-PI編譯器最重要的特點(diǎn)是稱為TPA-C的中間表示,將程序表示成以超塊為單位的控制流圖和超塊內(nèi)部以指令為單位的局部數(shù)據(jù)流圖兩層結(jié)構(gòu);以及一種面向硬件結(jié)構(gòu)和應(yīng)用的指令空間調(diào)度方法,使編譯器能夠根據(jù)應(yīng)用程序的計(jì)算特征為其分配硬件資源,在充分開發(fā)程序并行性的同時(shí),提高硬件資源利用率。 (3)研究了編譯技術(shù)對程序控制流可預(yù)測性的影響,提出了根據(jù)應(yīng)用程序特征選用與之相適應(yīng)的基本塊選擇算法構(gòu)造超塊的準(zhǔn)則,提高超塊控制流可預(yù)測性。實(shí)驗(yàn)表明,構(gòu)造超塊時(shí)使用路徑執(zhí)行頻率、路徑寬度等作為選擇基本塊的啟發(fā)式算法,可以提高構(gòu)造出的超塊的控制流可預(yù)測性,從而提高超塊級分支預(yù)測器的成功率,特別是多級預(yù)測時(shí)的成功率;同時(shí)應(yīng)用程序本身的控制流特征對基本塊選擇啟發(fā)式效果有很大影響。本文由此總結(jié)出根據(jù)應(yīng)用程序本身的控制流特征選用合適的基本塊選擇啟發(fā)式的準(zhǔn)則:當(dāng)程序關(guān)鍵路徑較多時(shí)選擇以路徑執(zhí)行頻率主導(dǎo)的啟發(fā)式,當(dāng)程序關(guān)鍵路徑很少時(shí)選擇以路徑寬度主導(dǎo)的啟發(fā)式。 (4)研究了如何利用編譯器簡化硬件分支預(yù)測器結(jié)構(gòu),提出了一種軟硬件協(xié)同的超塊級分支預(yù)測器。該預(yù)測器既有軟件預(yù)測器實(shí)現(xiàn)代價(jià)小的優(yōu)勢,又有硬件預(yù)測器的靈活性和高效率。實(shí)驗(yàn)表明,該預(yù)測器能在保持預(yù)測成功率的同時(shí),將硬件分支預(yù)測器使用的存儲空間降低到1/2,將硬件分支預(yù)測器的調(diào)用次數(shù)減少0.1%到15%,從而降低超塊級分支預(yù)測器的硬件開銷和功耗。 (5)針對DISC-I指令集的類數(shù)據(jù)流編碼風(fēng)格,提出了在TPA-PI體系結(jié)構(gòu)中實(shí)現(xiàn)謂詞執(zhí)行技術(shù)的方法。該方法對指令集的改動很小,只需要1bit謂詞位;不需要額外的微體系結(jié)構(gòu)支持,因此開銷很小。本文還提出了一種利用剖析技術(shù),有選擇地為指令指定謂詞的編譯優(yōu)化方案,進(jìn)一步降低謂詞執(zhí)行帶來的軟件輸出樹開銷。該優(yōu)化方法能夠維持程序的高并行度,并降低無效執(zhí)行的代價(jià)。 本文的研究工作研究結(jié)果可用于指導(dǎo)分片式處理器上的并行編程模型和并行編譯系統(tǒng)軟件的設(shè)計(jì),幫助結(jié)構(gòu)設(shè)計(jì)人員設(shè)計(jì)高效能的片上多處理器體系結(jié)構(gòu),以盡可能小的并行程序設(shè)計(jì)難度、系統(tǒng)軟件復(fù)雜性和硬件實(shí)現(xiàn)代價(jià)盡可能多地從應(yīng)用程序中開發(fā)出分片式處理器結(jié)構(gòu)上可利用的并行性。
【學(xué)位授予單位】：中國科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2009
【分類號】：TP332
【圖文】：

基本塊合并到了一個(gè)基本塊中。式處理器上編譯器的作用和任務(wù)算機(jī)系統(tǒng)抽象成不同的層次是為了掩蓋低層硬件的變化對（ISA）、系統(tǒng)軟件、應(yīng)用軟件帶來的影響，提供更多的兼容重的線延遲和功耗等問題，僅僅在底層使用新技術(shù)新材料已藝發(fā)展變化帶來的影響，指令集體系結(jié)構(gòu)、軟件系統(tǒng)也必須耗等問題作出相應(yīng)的變化。因此軟件系統(tǒng)，特別是編譯器系提升處理器性能的工作中。圖 1-3(Dongshen Wang, 2006)清體工藝的發(fā)展，在多核處理器中軟件系統(tǒng)在提升處理器性能越大，越來越被處理器設(shè)計(jì)者關(guān)注。未來多核軟件系統(tǒng)的研和開發(fā)可靠易用的并行編程環(huán)境，研究和開發(fā)面向眾核結(jié)構(gòu)的運(yùn)行時(shí)環(huán)境、虛擬機(jī)或眾核操作系統(tǒng)來管理硬件資源和發(fā)展其他軟件技術(shù)協(xié)助硬件管理電源以合理分配和降低功下的并行編譯器將發(fā)揮重要作用。

圖 2-3 TRIPS 結(jié)構(gòu)示意圖圖 2-4 TFlex 結(jié)構(gòu)示意圖.1.3 軟件系統(tǒng)TRIPS 和 TFlex 結(jié)構(gòu)都采用了 EDGE 類數(shù)據(jù)流指令集體系結(jié)構(gòu)，因此它大的軟件系統(tǒng)，將程序劃分為指令塊，以及在指令塊內(nèi)部構(gòu)建數(shù)據(jù)流圖

圖 2-4 TFlex 結(jié)構(gòu)示意圖2.2.1.3 軟件系統(tǒng)TRIPS 和 TFlex 結(jié)構(gòu)都采用了 EDGE 類數(shù)據(jù)流指令集體系結(jié)構(gòu)，因此它們需要強(qiáng)大的軟件系統(tǒng)，將程序劃分為指令塊，以及在指令塊內(nèi)部構(gòu)建數(shù)據(jù)流圖，同時(shí)還需要指令空間調(diào)度器將指令映射到硬件襯底中。目前 TRIPS 和 TFlex 都采用了 Scale 編譯器，以及他們自己開發(fā)的調(diào)度器。為了達(dá)到負(fù)載平衡，提高硬件資源的利用率，TFlex 結(jié)構(gòu)還開發(fā)了一個(gè)運(yùn)行時(shí)動態(tài)管理資源分配的動態(tài)調(diào)度器，在程序運(yùn)行過程中，根據(jù)程序的計(jì)算量和并行度，為它分配合理的計(jì)算資源。2.2.1.4 優(yōu)勢及存在的主要問題TRIPS 和 TFlex 結(jié)構(gòu)具有許多顯著的優(yōu)勢，除了利用分布的硬件結(jié)構(gòu)解決線延遲、功耗的問題外，它們還具有以下優(yōu)勢：1. 用塊原子執(zhí)行代替?zhèn)鹘y(tǒng)超標(biāo)量機(jī)器中的指令，通過超塊和謂詞執(zhí)行技術(shù)

【引證文獻(xiàn)】

相關(guān)博士學(xué)位論文 前2條

1 徐光;分片式流處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2010年

2 任永青;邏輯核動態(tài)可重構(gòu)的眾核處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2010年

本文編號：2763704