【摘要】：針對國外軟核處理器需要支付高額授權(quán)費、不提供硬件描述語言HDL源代碼、系統(tǒng)不能靈活配置、提供的技術(shù)支持有限等不同方面的問題,對國產(chǎn)自主研發(fā)的龍芯軟核處理器LS232的微架構(gòu)和特性進行了研究,提出了以現(xiàn)場可編程邏輯門陣列FPGA為開發(fā)平臺,設計并實現(xiàn)了一款經(jīng)過改進的基于軟核處理器LS232的片上系統(tǒng)SoC。其主要研究內(nèi)容如下:第一,調(diào)研了航天領(lǐng)域處理器的發(fā)展現(xiàn)狀,研究了SoC設計的基本方法學和技術(shù)特點,分析并比較了目前主流的軟核處理器的基本特性,說明了幾種片上總線的特征,重點研究了高速總線AXI總線和低速總線APB總線的傳輸協(xié)議,說明了系統(tǒng)設計的實際意義。第二,概述了軟核處理器LS232的基本特性,簡述了LS232所采用的處理器架構(gòu)MIPS的指令集。設計實現(xiàn)了基于軟核處理器LS232的SoC硬件平臺和軟件平臺。其中硬件平臺搭建包括對第三方不提供的IP核模塊AXI MUX和AXI2APB進行設計,IP核的復用和系統(tǒng)時鐘規(guī)劃。軟件平臺搭建包括交叉編譯器GCC的安裝、PMON的編譯和Linux的配置編譯。第三,對系統(tǒng)中三類存儲器接口進行了測試驗證,對設計完成的嵌入式系統(tǒng)SoC進行了測試驗證,對系統(tǒng)進行了性能評估和資源占用分析�？偨Y(jié)了設計中存在的不足之處,并提出了改進的想法。測試驗證和性能評估表明:該系統(tǒng)可以在68MHz的時鐘頻率下快速穩(wěn)定地運行Linux操作系統(tǒng)。而且相較于傳統(tǒng)的基于NIOS II和MicroBlaze的SoC,以及新型的軟核處理器RISC V和LS132的SoC,基于LS232的SoC具有實時性強、性能高等特點,并且LS232作為國產(chǎn)軟核處理器,在可靠性與安全性方面具有較大優(yōu)勢,可滿足航天領(lǐng)域?qū)η度胧教幚砥靼踩耘c可靠性的需求。
【學位授予單位】：中國科學院大學(中國科學院國家空間科學中心)
【學位級別】：碩士
【學位授予年份】：2019
【分類號】：TP332;TN47
【圖文】：

基于龍芯軟核處理器 LS232 的 SoPC 設計與實現(xiàn)表 3.5 AXI 總線的寫響應通道信號Table 3.5 Write response channel signals信號 位寬 信號源 信號描述BID[3:0] 4 從設備 響應標識符信號BRESP[1:0] 2 從設備 寫響應信號BVALID 1 從設備 寫響應有效信號BREADY 1 主設備 寫響應準備信號3.1.3 AXI 總線的讀寫操作AXI 總線上的讀突發(fā)傳輸時序如圖 3.3 所示，主設備根據(jù)首地址和控制信號從讀數(shù)據(jù)通道讀取 4 個數(shù)據(jù)，當數(shù)據(jù)傳輸?shù)阶詈笠粋�時，RLAST 信號變成高電平，表示此次突發(fā)傳輸結(jié)束。

圖 3.4 AXI 總線上的交錯讀突發(fā)傳輸時序圖Figure 3.4 Overlapping read burstsAXI 總線上的寫突發(fā)傳輸時序如圖 3.5 所示，主設備先向?qū)懙刂吠ǖ腊l(fā)送地址和控制信息，接著向?qū)憯?shù)據(jù)通道發(fā)送寫數(shù)據(jù)通道，當主設備發(fā)送最后一項數(shù)據(jù)時，WLAST 信號變成高電平。當從設備接收完數(shù)據(jù)后，就會通過寫響應通道向主設備發(fā)送寫響應信號，表示此次寫傳輸完成。

圖 3.4 AXI 總線上的交錯讀突發(fā)傳輸時序圖Figure 3.4 Overlapping read burstsAXI 總線上的寫突發(fā)傳輸時序如圖 3.5 所示，主設備先向?qū)懙刂吠ǖ腊l(fā)送地址和控制信息，接著向?qū)憯?shù)據(jù)通道發(fā)送寫數(shù)據(jù)通道，當主設備發(fā)送最后一項數(shù)據(jù)時，WLAST 信號變成高電平。當從設備接收完數(shù)據(jù)后，就會通過寫響應通道向主設備發(fā)送寫響應信號，表示此次寫傳輸完成。

【相似文獻】

相關(guān)期刊論文 前10條

1 俞長青;;新器件——376~(TM)嵌入式處理器[J];微計算機信息;1988年03期

2 Jorge Carrillo;Raj Nagarajan;Oliver Oppitz;;應對高級嵌入式處理器系統(tǒng)調(diào)試挑戰(zhàn)[J];電子設計技術(shù);2008年11期

3 ;Irix 6.5支持128處理器系統(tǒng)[J];每周電腦報;1998年24期

4 SHAHIDH·BOKHARI;何玉蘭;;分布處理器系統(tǒng)中最佳交叉分配空間和時間的最短樹算法[J];計算機工程與科學;1982年03期

5 ;IBM同意在基于P6的系統(tǒng)中采用Intel母板[J];微計算機信息;1995年05期

6 李鴻;;RFID閱讀器中NiosⅡ處理器系統(tǒng)的設計[J];自動化應用;2015年01期

7 李戰(zhàn)堅,欒貴興;基于Mips RISC處理器系統(tǒng)的模擬開發(fā)系統(tǒng)[J];微處理機;1994年01期

8 趙鶴鳴;;DSP56001多信號處理器系統(tǒng)及語音信號預處理級的實時實現(xiàn)[J];信號處理;1991年03期

9 王世龍;數(shù)字程控交換機的管理及維護[J];西部探礦工程;1999年S1期

10 ;Netfinity薄型新出三款[J];每周電腦報;2000年15期

相關(guān)會議論文 前3條

1 曲芳;高峰;謝翰威;;處理器鑒定檢驗流程分析及探討[A];第二十屆計算機工程與工藝年會暨第六屆微處理器技術(shù)論壇論文集[C];2016年

2 楊靚;婁冕;于飛;羅敏濤;;航天嵌入式應用處理器現(xiàn)狀與展望[A];第五屆航天電子戰(zhàn)略研究論壇論文集（微電子專刊）[C];2018年

3 孟憲元;;為智能應用的異構(gòu)多核處理FPGA[A];第十一屆全國信號和智能信息處理與應用學術(shù)會議�？痆C];2017年

相關(guān)重要報紙文章 前10條

1 ;英特爾預展適用于奔騰4處理器平臺的英特爾845芯片組[N];科技日報;2001年

2 ;預計下半年正式推向市場[N];人民郵電;2009年

3 朱亦楓 北京;Altera為NiosⅡ處理器系統(tǒng)提供新C語言至硬件加速工具[N];電子資訊時報;2006年

4 尹羽;餐廚垃圾處理器系統(tǒng)入地方綠色建筑行動方案[N];中國建設報;2014年

5 ;Micromuse宣布支持Sun64平臺[N];人民郵電;2006年

6 萬林;分銷商也要與時俱進[N];中國電子報;2012年

7 劉朝君;Intel的餡餅[N];中國電腦教育報;2003年

8 計算機世界實驗室 吳挺;嵌入式的別樣年華[N];計算機世界;2008年

9 ;巨頭加力安騰服務器[N];計算機世界;2004年

10 付紅;HP全力推動IA64進入應用新時代[N];中國信息報;2003年

相關(guān)博士學位論文 前4條

1 鄭偉;多媒體應用的高性能數(shù)字信號處理器功能部件結(jié)構(gòu)設計研究[D];浙江大學;2003年

2 李文;存儲控制系統(tǒng)性能優(yōu)化技術(shù)研究[D];中國科學院研究生院（計算技術(shù)研究所）;2005年

3 段然;嵌入式可重構(gòu)DSP體系結(jié)構(gòu)研究[D];西北工業(yè)大學;2005年

4 趙學秘;可編程密碼處理器關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學技術(shù)大學;2006年

相關(guān)碩士學位論文 前10條

1 黃慶奕;基于龍芯軟核處理器LS232的SoPC設計與實現(xiàn)[D];中國科學院大學(中國科學院國家空間科學中心);2019年

2 王金池;基于JTAG的MIPS軟核處理器調(diào)試器設計與實現(xiàn)[D];東北大學;2015年

3 秦彬蕭;針對ARM CA5處理器的系統(tǒng)級低功耗設計[D];西安電子科技大學;2018年

4 花明浩;基于SOC的wMPS高速測量及信號處理器關(guān)鍵技術(shù)研究[D];天津大學;2017年

5 張茁;基于指令類型動態(tài)關(guān)斷電路模塊的超低功耗微處理器研究[D];西安理工大學;2018年

6 劉智龍;異構(gòu)眾核處理器的設計與實現(xiàn)[D];西安電子科技大學;2017年

7 馮浩;動態(tài)可切換流水線RISC-V處理器建模與實現(xiàn)[D];西安理工大學;2017年

8 荊元利;DSP處理器系統(tǒng)結(jié)構(gòu)研究[D];西北工業(yè)大學;2002年

9 李從偉;基于FPGA的Nios Ⅱ軟核處理器系統(tǒng)在超聲診斷系統(tǒng)中的應用[D];西北工業(yè)大學;2006年

10 陳科研;基于Nios Ⅱ的雙核處理器系統(tǒng)研發(fā)[D];西安電子科技大學;2009年

本文編號：2761149