【摘要】： MIL-STD-1553B的全稱是:飛機(jī)內(nèi)部時(shí)分制指令/響應(yīng)式多路傳輸數(shù)據(jù)總線。它最初由美國空軍用于飛機(jī)航空電子系統(tǒng),目前已廣泛應(yīng)用于美國和歐洲海、陸、空三軍,而且正在成為一種國際標(biāo)準(zhǔn)。它具有線性局域網(wǎng)絡(luò)結(jié)構(gòu)、冗余容錯(cuò)能力、支持“啞”節(jié)點(diǎn)和“智能”節(jié)點(diǎn)、高水平的電器保障性能、良好的器件可用性、保證了實(shí)時(shí)可確定性等優(yōu)點(diǎn),主要用于以下場合:信息需要在總線終端之間通過數(shù)字通信通道傳輸;所有總線終端之間連接的電氣接口需要的是標(biāo)準(zhǔn)定義的接口;信息要求以一種可靠的、確定的、命令/回應(yīng)的方式傳輸。 本文力圖設(shè)計(jì)MIL-STD-1553B總線協(xié)議的多功能測試系統(tǒng),該系統(tǒng)能夠測試航空電子設(shè)備是否能在MIL-STD-1553B協(xié)議構(gòu)建的系統(tǒng)中正常運(yùn)行。本文介紹了如何使用Protel DXP軟件設(shè)計(jì)了該測試系統(tǒng)的硬件系統(tǒng),其中包括FPGA主要處理芯片、PCI接口、串口、以太網(wǎng)接口、USB接口以及1553B總線專用接口,以及程序運(yùn)行數(shù)據(jù)存儲(chǔ)器件SDRAM和FLASH。在軟件上,在已有的軟件基礎(chǔ)上,基于SOPC技術(shù)和Nios II嵌入式軟核技術(shù),改進(jìn)了1553B協(xié)議編解碼的中斷處理系統(tǒng)和BC、RT的數(shù)據(jù)存儲(chǔ)問題。 最后,本文對(duì)測試仿真卡的硬件設(shè)計(jì)原理和調(diào)試作了詳盡的介紹,給出了調(diào)試和仿真結(jié)果。驗(yàn)證表明,設(shè)計(jì)出的硬件系統(tǒng)運(yùn)行正常,軟件在該硬件系統(tǒng)上運(yùn)行正常。具有實(shí)際使用價(jià)值,為將來BC、RT的具體功能實(shí)現(xiàn)提供了硬件和軟件基礎(chǔ)。
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2009
【分類號(hào)】：TP334.7
【圖文】：

數(shù)據(jù)和控制總線。對(duì)于雙冗余的總線系統(tǒng)，RT 中往往包含有兩個(gè)收發(fā)器和兩個(gè)編解碼器。RT 以及它與子系統(tǒng)連接的系統(tǒng)框圖如圖 2-3 所示：圖2-3 遠(yuǎn)程終端 RT 的系統(tǒng)框圖RT 的主要功能是接收和解碼 BC 發(fā)送過來的命令，并根據(jù)此命令做出響應(yīng)。而且它還可以對(duì)消息進(jìn)行緩沖，檢測傳輸?shù)腻e(cuò)誤和數(shù)據(jù)的驗(yàn)證，發(fā)送消息的傳送狀態(tài)信息等。1553B 總線協(xié)議規(guī)定了 RT 可以執(zhí)行少量的總線管理命令。而在雙冗余總線控制器 (BC)遠(yuǎn)程終端(RT)子系統(tǒng)嵌入子系統(tǒng)的遠(yuǎn)程終端可任選的余度總線

介紹下已有的軟件基礎(chǔ)。因?yàn)楹竺娴谖逭碌能浖鼐幗獯a實(shí)現(xiàn)的設(shè)計(jì)，所以必須對(duì)以前的曼徹斯入式系統(tǒng)知識(shí)介紹發(fā)是 Nios II 處理器系統(tǒng)開發(fā)的前提，所以在本節(jié)介SOPC 的開發(fā)流程，然后介紹 NiosⅡ處理器的結(jié)構(gòu) 總線，最后介紹下 NiosⅡ IDE 集成開發(fā)環(huán)境。紹地說就是用 FPGA 實(shí)現(xiàn) SOC 的一種方法，可以使用的 SOPC Builder[25]工具來添加所需的軟核生成 SOP核概念來說具有非常大的靈活性和可定制性，這也歡迎[9]。SOPC Builder 的設(shè)計(jì)流程圖如圖 3-1 所示

圖3-2 NiosⅡ處理器的結(jié)構(gòu)NiosⅡ處理器的主要特點(diǎn)有[11]：完全的 32 位指令集、數(shù)據(jù)通道和地址空間；可配置的指令和數(shù)據(jù) Cache；32 個(gè)通用寄存器；32 個(gè)有優(yōu)先級(jí)的外部中斷源；具有硬件協(xié)助的調(diào)試模塊；可以訪問多種片上外設(shè)、片外存儲(chǔ)器和外設(shè)接口；性能達(dá)到 150 MIPS 以上。.2 Avalon 總線Avalon 交換結(jié)構(gòu)是一種在 SOPC 里連接片上處理器和各種外設(shè)的互連機(jī)義了主從結(jié)點(diǎn)之間通信的信號(hào)類型和時(shí)序關(guān)系，使得用戶可以方便地把或設(shè)計(jì)的外設(shè)模塊通過 Avalon 總線連接到 NiosⅡ系統(tǒng)上[12]。處理器 C外設(shè)之間的聯(lián)系通信均需要通過 Avalon 總線。

【引證文獻(xiàn)】

相關(guān)期刊論文 前1條

1 牛茜;靳鴻;;基于有限狀態(tài)機(jī)的1553B總線解碼器設(shè)計(jì)[J];電子測試;2010年12期

相關(guān)碩士學(xué)位論文 前1條

1 張偉;綜合參數(shù)記錄器中關(guān)鍵技術(shù)的研究[D];中北大學(xué);2012年

本文編號(hào)：2758291