【摘要】： 集成電路制造工藝的不斷進步和基于IP復(fù)用的設(shè)計方法學(xué)革新,使得SoC芯片得到越來越廣泛的應(yīng)用;同時這又使得SoC芯片結(jié)構(gòu)日益復(fù)雜,規(guī)模日益擴大,如何有效地對SoC芯片進行測試成為一個迫切需要解決的問題。 JTAG接口是一種標(biāo)準(zhǔn)的測試接口,利用該接口可以對芯片內(nèi)部邏輯進行測試和調(diào)試。在本文中ARM核的測試是利用JTAG接口進行的,根據(jù)JTAG接口協(xié)議,可以生成所需的測試矢量。利用ARM7TDMI提供的擴展JTAG接口和掃描鏈的能力,本文使用JTAG接口對MBIST進行初始化配置并串行移出最終的測試結(jié)果。 各種類型的嵌入式存儲器大量集成已經(jīng)成為SoC芯片的一個重要特征。由于ATE所能存儲的測試矢量十分有限,因此無法直接由ATE提供存儲器測試所需的測試矢量。為了壓縮測試所需的矢量,本文利用一種新的MBIST結(jié)構(gòu)對存儲器進行測試,所有的測試矢量都由MBIST自動生成,因此它能夠很好地解決測試矢量壓縮問題。該MBIST結(jié)構(gòu)能夠支持各種類型的嵌入式存儲器,例如單端口、雙端口SRAM,Cache以及CAM(Content Addressable Memories)等。為了解決CAM的測試這一難題,本文應(yīng)用了一種新的CAM測試算法并驗證了該算法的有效性。 在SoC測試尤其是宏模塊的測試過程中,測試效率比較低。通過測試調(diào)度可以提高測試效率,充分利用測試帶寬和測試資源。本文采用了一種通過簡單的測試調(diào)度整合測試矢量、提高測試效率的方案。通過分析,可以得出最終的測試矢量壓縮比最高可以達(dá)到50%,測試時間也僅為調(diào)度前的一半。 論文最后總結(jié)了研究成果,指出了尚需解決的幾個問題以及今后的研究方向。
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2006
【分類號】：TP333
【圖文】：

第一章 緒論第一章 緒論集成電路制造工藝的不斷進步，以及基于 IP(Intellectual Property)重用的設(shè)計方成為 IC 設(shè)計的主流之一[1]。通常 SoC 芯片可能包含下列模塊：CPUcore、嵌入式、片上總線、各種外設(shè)以及 ADC/DAC 等，有時甚至包括 RF 模塊。SoC 芯片的高來了極大的挑戰(zhàn)[2]。摩爾定律，芯片上集成的晶體管數(shù)每 18 個月翻一番。因為摩爾定律的作用單個晶斷下降，與此同時單個晶體管的測試成本卻基本不變(如圖 1.1 所示)。為了使得晶制造成本同步下降，低成本的測試方法研究顯得尤為重要。

圖 1.2 Gate/IO 和 Gate/Channel 不斷增加的限制擴大，芯片測試所需的矢量急劇增加。對于目前主流的 SoC 芯的邏輯門，有的芯片一條掃描鏈就包含了上萬個觸發(fā)器，為了測測試矢量集合。而對于大多數(shù) ATE 而言，其存儲容量十分有限試矢量深度通常只有幾 M 到十幾 M。如何有效的壓縮測試矢量容量之間的矛盾，就成為芯片測試中一個急需解決的問題。試策略和難點的系統(tǒng)，圖 1.3 所示為一個典型的基于 ARM 的 SoC 結(jié)構(gòu)框圖對于不同類型的模塊需要采用不同的測試策略，而且芯片的測試 的結(jié)構(gòu)而言，它主要由幾個必不可少的部分：CPUcore、片上存模塊等構(gòu)成。下面就這幾個部分分別說明它們所采用的測試方

圖 2.1 TAP 控制器狀態(tài)轉(zhuǎn)換圖hift-DR當(dāng) TAPController 處于這個狀態(tài)時，每一個時鐘周期，連接在 TDI 和 TDO 之間的數(shù)據(jù)寄存器 TDI 接收一位數(shù)據(jù)，同時通過 TDO 輸出一位數(shù)據(jù)。如果 TMS 為 0，TAPController 保持在 Shift-D態(tài)； 如果 TMS 為 1，TAPController 進入到 Exit1-DR 狀態(tài)。假設(shè)當(dāng)前的數(shù)據(jù)寄存器的長度為 4果 TMS 保持為 0，那在 4 個 TCK 時鐘周期后，該數(shù)據(jù)寄存器中原來的 4 位數(shù)據(jù)（在 Capture-D態(tài)中捕獲的數(shù)據(jù)）將從 TDO 輸出來；同時該數(shù)據(jù)寄存器中的每個寄存器單元中將分別獲得從 TD入的 4 位新數(shù)據(jù)。pdate-DR在 Update-DR 狀態(tài)下，數(shù)據(jù)寄存器當(dāng)中的數(shù)據(jù)將被加載到相應(yīng)的芯片管腳上去，用以驅(qū)動芯片該狀態(tài)下，如果 TMS 為 0，TAPController 將回到 Run-Test/Idle 狀態(tài)；如果 TMS 為 1，TAPControll進入 Select-DR-Scan 狀態(tài)。elect-IR-Scan這是一個臨時的中間狀態(tài)。如果 TMS 的值為 0，TAP Controller 將進入 Capture-IR 狀態(tài)，后續(xù)列動作都將以指令寄存器作為操作對象；如果TMS的值為1，TAPController將進入Test-Logic Res態(tài)。apture-IR

【引證文獻(xiàn)】

相關(guān)期刊論文 前1條

1 官楓林;習(xí)友寶;;新型的嵌入式存儲器測試算法[J];單片機與嵌入式系統(tǒng)應(yīng)用;2011年12期

相關(guān)碩士學(xué)位論文 前1條

1 楊江;邊界掃描測試建模關(guān)鍵技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2011年

本文編號：2757982