【摘要】： 在超深亞微米工藝下,互連線各種效應(yīng)越來越明顯,嚴(yán)重威脅系統(tǒng)的可靠性,成為IC設(shè)計面臨的重要挑戰(zhàn)。本文以YHFT-DX 600MHz高性能數(shù)字信號處理器為背景,研究了如何在定制處理器中,設(shè)計分析電源地網(wǎng)絡(luò)、時鐘網(wǎng)絡(luò)這兩類互連結(jié)構(gòu),并對高性能行波時鐘網(wǎng)絡(luò)技術(shù)以及定制CPU內(nèi)核物理設(shè)計做了深入探討。本文的總體內(nèi)容可以歸納為以下四個方面: 1.研究了定制處理器中電源網(wǎng)絡(luò)設(shè)計與完整性分析技術(shù)。首先對電源網(wǎng)絡(luò)完整性做了簡要介紹,然后分別闡述了CPU內(nèi)核電源網(wǎng)絡(luò)設(shè)計與完整性分析兩個方面的內(nèi)容。CPU內(nèi)核電源網(wǎng)絡(luò)分層次設(shè)計,在內(nèi)核級采用快速原型方法,而功能部件內(nèi)部采用定制技術(shù)。在電源網(wǎng)絡(luò)完整性分析方面,CPU內(nèi)核使用靜態(tài)分析方法,而功能部件采用動態(tài)模擬的技術(shù)。 2.研究了定制處理器中時鐘網(wǎng)絡(luò)設(shè)計與分析的技術(shù)。首先對同步系統(tǒng)中時鐘網(wǎng)絡(luò)設(shè)計技術(shù)進(jìn)行簡要介紹,隨后對CPU內(nèi)核時鐘技術(shù)做了深入分析。CPU內(nèi)核時鐘網(wǎng)絡(luò)采用兩級時鐘樹結(jié)構(gòu),內(nèi)核維護(hù)全局時鐘樹,功能部件維護(hù)內(nèi)部唯一局部時鐘樹,并且利用門控時鐘技術(shù)降低芯片功耗。 3.研究了新型Resonant時鐘技術(shù),并對基于行波的Rotary時鐘做了深入探討。設(shè)計了自動化ROA平臺RAP,它基于第三方電感提取工具fasthenry與HSPICE的差分傳輸線模型umodel,保證了生成的ROA電路模型的準(zhǔn)確性。我們進(jìn)一步研究了ROA自動化設(shè)計流程,在給定芯片尺寸、時鐘負(fù)載和目標(biāo)振蕩頻率參數(shù)后,自動規(guī)劃出ROA拓?fù)浣Y(jié)構(gòu)及其它參數(shù)。最后,我們將RTWO時鐘集成到現(xiàn)有CPU內(nèi)核寄存器文件中,并且通過了功能驗證。 4.總結(jié)了YHFT-DX定制處理器內(nèi)核的物理設(shè)計方法與流程,其中層次化方法與定制技術(shù)是核心。本文深入分析了設(shè)計流程中的關(guān)鍵點,包括層次化設(shè)計方法、全定制與半定制融合功能部件、特征化視圖的提取與優(yōu)化、CPU內(nèi)核集成設(shè)計以及面向定制設(shè)計的EDA點工具。通過實驗數(shù)據(jù)可知,YHFT-DX CPU內(nèi)核IR-drop最大值約為電源擺幅的3.0%,時鐘偏斜可以控制在45ps以內(nèi)。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2009
【分類號】：TP368.1
【圖文】：

圖 1.4 IBM 的 S/390 G5 時鐘網(wǎng)絡(luò)示意圖技術(shù)是近年來新興的一種時鐘產(chǎn)生和分布技術(shù)，須中繼器的介入，同時具有低功耗、低抖動等特術(shù)之一[17-35]。DX 項目背景防科技大學(xué)計算學(xué)院正在研制的一款高性能 DSCPU 內(nèi)核設(shè)計目標(biāo)為 600MHz。圖 1.5 為其結(jié)構(gòu)框令派發(fā)單元、指令譯碼單元、控制寄存器、寄存器、AM(BM)單元、AD(BD)單元、中斷控制單元、 個并行的處理單元，分為相同的兩組，每組由 4組寄存器，每組寄存器由 32 個 32 位寄存器組成法、加法和數(shù)據(jù)尋址等操作。除取指令和存指令影響。每個數(shù)據(jù)通路的 4 個功能單元有單一的數(shù)器上，以便兩側(cè)的寄存器組可以交換數(shù)據(jù)。

圖 1.5 YHFT-DX 總體結(jié)構(gòu)圖FT-DX 最主要的設(shè)計難點是：CPU 內(nèi)核的頻率要達(dá)到 600MHz。文獻(xiàn)微體系結(jié)構(gòu)和優(yōu)化電路設(shè)計是實現(xiàn)高頻率設(shè)計的主要方法，在 YHFT計中，關(guān)鍵部件的定制設(shè)計又是實現(xiàn)目標(biāo)頻率的主要措施。電源與時定制的關(guān)鍵環(huán)節(jié)，如果缺乏有效的設(shè)計與分析手段，后果是不堪設(shè)想目前的商用定制設(shè)計工具較少，功能也比較弱，導(dǎo)致很多設(shè)計工作不者的經(jīng)驗與技巧。本文正是以 YHFT-DX 內(nèi)核電源與時鐘網(wǎng)絡(luò)的設(shè)計展開的。1.2 課題研究內(nèi)容一節(jié)的分析可以看出，在定制處理器中，電源與時鐘網(wǎng)絡(luò)的設(shè)計分常重要的意義。本課題以 CPU 內(nèi)核為對象，從定制處理器電源網(wǎng)絡(luò)的設(shè)計分析與 CPU 內(nèi)核物理設(shè)計方法三方面展開。電源網(wǎng)絡(luò)的側(cè)重，通過將 IR-drop 控制在較小范圍，增強(qiáng)芯片工作的可靠性。通過設(shè)計功耗的同步時鐘網(wǎng)絡(luò)，降低芯片功耗、加速時序收斂過程。本文同時

國防科學(xué)技術(shù)大學(xué)研究生院碩士學(xué)位論文第二章 定制處理器電源網(wǎng)絡(luò)設(shè)計與完整性分析章首先介紹了 IR-drop 的基本概念與分析的意義，然后以 YHFT-DX 論了定制處理器電源網(wǎng)絡(luò)設(shè)計與完整性分析的具體方法。2.1 電源網(wǎng)絡(luò)完整性概述1.1 IR-drop 簡述-drop 指的是集成電路電源地線網(wǎng)絡(luò)上的電壓降。在早期的集電路設(shè)常假設(shè)電源地線網(wǎng)格上各點的電壓均為理想值。但隨著集成電路特，金屬連線變窄使得金屬連線的電阻增大，從而導(dǎo)致電源地線網(wǎng)絡(luò)電壓降。

【參考文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 王書江;超大規(guī)模集成電路電源網(wǎng)格完整性分析研究[D];浙江大學(xué);2003年

本文編號：2753945